31
4.5 СХЕМА ИЗ RTL VIEWER ДЛЯ КОДА HDL
На рисунке 4.5.1 представлена схема из RTL viewer.
Рисунок 4.5.1 – Схема из RTL viewer
32
4.6 МОДЕЛИРОВАНИЕ УСТРОЙСТВА, ОПИСАННОГО КОДОМ HDL
На рисунках 4.6.1– 4.6.3 показаны результат моделирования с задержками, требуемые для исследования длительности единицы и длительности нуля.
Рисунок 4.6.1– Результат моделирования для исследования с задержками
Рисунок 4.6.2– Результат моделирования для исследования с задержками
Рисунок 4.6.3– Результат моделирования для исследования с задержками Длительность нуля(задержка): 1105,5 нс – 565,5 нс = 540 нс Длительность единицы: 1105,5 нс – 1125,5 нс = 20 нс
33
Данные длительности совпадают с теми, которые были получены в результате расчётов.
На рисунках 4.6.4 – 4.6.6 представлены результат моделирования без задержек, требуемые для исследования длительности единицы и длительности нуля.
Рисунок 4.6.4– Результат моделирования для исследования без задержек
Рисунок 4.6.5– Результат моделирования для исследования без задержек
Рисунок 4.6.6 – Результат моделирования для исследования без задержек Длительность нуля(задержка): 1110 нс – 570 нс = 540 нс Длительность единицы: 1130 нс – 1110 нс = 20 нс
Данные длительности совпадают с теми, которые были получены в результате расчётов.
34
ВЫВОДЫ
В ходе выполнения лабораторной работы были изучены принципы построения и работы счётчиков, а также получены навыки создания различных видов счётчиков. Согласно варианту, были построены на холсте и с помощью кода VHDL следующие схемы:
1) асинхронный вычитающий счётчик на D-триггерах с модулем счёта
23;
2)синхронный суммирующий счётчик с асинхронным сбросом с модулем счёта 29, управляемый передним фронтом;
3)Схема установки заданной частоты, полученные в результате данные сходились с рассчитанными в пределах погрешности, которая возникает из-за задержек;
4)Схема установки заданной задержки, в результате моделирования была получена задержка равная рассчитанной.