Добавил:
Опубликованный материал нарушает ваши авторские права? Сообщите нам.
Вуз: Предмет: Файл:

2 Семестр / Отчеты / 17 варик / ЭИС лаб6 данные_удалены

.pdf
Скачиваний:
6
Добавлен:
07.06.2022
Размер:
1.41 Mб
Скачать

L1

L1

L1

L1

L1

L1

L9

L8

L7

L6

L5

L4

L3

L2

L1

L0

сигнал

5

4

3

2

1

0

 

 

 

 

 

 

 

 

 

 

а

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

5

X

X

X

X

X

X

X

X

X

X

X

X

X

X

X

X

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

Запись

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

d15

d14

d13

d12

d11

d10

d9

 

d8

d7

d6

d5

d4

d3

d2

d1

d0

Loa

R

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

d

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

1

a15

a14

a13

a12

a11

a10

a9

 

a8

a7

a6

a5

a4

a3

a2

a1

a0

0

0

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

2

b15

b14

b13

b12

b11

b10

b9

 

b8

b7

b6

b5

b4

b3

b2

b1

b0

0

0

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

3

x

x

x

x

x

x

x

 

x

x

x

x

x

x

x

x

x

1

0

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

4

d15

d14

d13

d12

d11

d10

d9

 

d8

d7

d6

d5

d4

d3

d2

d1

d0

0

0

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

5

x

x

x

x

x

x

x

 

x

x

x

x

x

x

x

x

x

0

1

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

Выходы

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

Q

Q

Q

Q

Q

Q

Q

 

Q

Q

Q

Q

Q

Q

Q

Q

Q

 

 

 

15

14

13

12

11

10

9

 

8

7

6

5

4

3

2

1

0

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

1

a15

a14

a13

a12

a11

a10

a9

 

a8

a7

a6

a5

a4

a3

a2

a1

a0

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

2

b15

b14

b13

b12

b11

b10

b9

 

b8

b7

b6

b5

b4

b3

b2

b1

b0

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

3

z15

z14

z13

z12

z11

z10

z9

 

z8

z7

z6

z5

z4

z3

z2

z1

z0

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

4

d15

d14

d13

d12

d11

d10

d9

 

d8

d7

d6

d5

d4

d3

d2

d1

d0

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

5

0

0

0

0

0

0

0

 

0

0

0

0

0

0

0

0

0

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

3.2 Функциональная схема

На рисунке 3.2.1 представлена функциональная схема регистра типа

PIPO.

Рисунок 3.2.1 – Функциональная схема устройства

11

3.3. Моделирование функциональной схемы

На рисунках 3.3.1 и 3.3.2 представлено моделирование функциональной схемы регистра типа PIPO в двух режимах работы.

Рисунок 3.3.1 – Моделирование в режиме Timing

Рисунок 3.3.2 – Моделирование в режиме Functional

3.4 Код на HDL

На рисунке 3.4.1 представлен код описания устройства на SV.

12

Рисунок 3.4.1 - Код описания устройства на SV

3.5 Схема их RTL viewer для кода HDL

На рисунке 3.5.1 представлена схема из RTL viewer для кода SV.

Рисунок 3.5.1 - Схема из RTL viewer

3.6 Моделирование устройства, описанного кодом HDL

На рисунках 3.6.1 и 3.6.2 представлено моделирование устройства,

описанного кодом SV, в двух режимах работы.

13

Рисунок 3.6.1 – Моделирование в режиме Timing

Рисунок 3.6.2 – Моделирование в режиме Functional

14

ВЫВОДЫ

Входе данной работы были изучены последовательные, универсальные

ипараллельные регистры, их принципы построения и работы, были составлены таблицы истинности для данных устройств согласно варианту, а

также были собраны на холстах .bdf и промоделированы в двух режимах

(timing и functional) схемы регистров. С помощью SV были описаны а также промоделированы устройства. Результаты моделирования каждой схемы соответствует её таблице истинности.

15