Регистра при сдвиге вправо

Цифровой код, поступившей на вход первого триггера в виде 1-0-1-1, через четыре такта установится на выходах триггеров Q1 – Q4 в таком же виде. Первая поступившая на вход D единица за четыре такта продвинулась в четвертый триггер, вторая цифра нуль за три оставшихся такта продвинулась в третий триггер и т.д. На временных диаграммах (рисунок 16.6) хорошо видно продвижение первой входной единицы на одну позицию вправо с приходом каждого тактового импульса. После четвертого такта входная цифровая последовательность 1-0-1-1 установится на выходах Q4 – Q1 в виде параллельного кода, который может быть считан внешним устройством.

16.2.2 Реверсивный регистр

Последовательный регистр сдвига влево, выполненный на триггерах типа-D, тактируемых фронтом, показан на рисунке 16.7. Цифровая информационная последовательность поступает на вход D крайнего правого триггера DD4 и снимается с выхода Q1 крайнего левого триггера.

Р

Q3

аботает данный регистр аналогично вышеописанному регистру сдвига вправо. Только запись и сдвиг информации происходит в момент прохождения переднего фронта тактового импульса ТИ. Сдвиг происходит справа налево.

Реверсивный сдвигающий регистр можно построить на JK-триггерах или триггерах типа D с использованием дополнительных логических ячеек 2И-2И-ИЛИ, «исключающее ИЛИ». На рисунке 16.8 приведена принципиальная схема трехразрядного реверсивного сдвигающего регистра, собранного на триггерах типа D, тактируемых фронтом.

Рисунок 16.7 – Четырехразрядный сдвигающий регистр влево

с последовательным вводом

При подаче управляющего сигнала V=1 происходит прием информации со входа DI-1 и сдвиг информации слева направо при поступлении каждого синхроимпульса на вход ТИ. Благодаря наличию инвертора в управляющей цепи V нижние логические ячейки И схем «исключающего ИЛИ» отключены. При изменении уровня управляющего сигнала V с единичного на нулевой происходит изменение режима работы регистра на «сдвиг влево». Теперь запрещена работа верхних логических ячеек И схемы «исключающего ИЛИ» и запись информации будет происходить по входу Q4, на который можно подавать информацию с четвертого триггера (Q4 = DI-2) или любого другого источника, а сдвиг информации будет происходить справа налево.

Рисунок 16.8 – Принципиальная схема реверсивного

сдвигающего регистра

Регистр сдвига с параллельным и последовательным вводом информации и последовательным ее выводом. В схеме использованы двухступенчатые D-триггеры с записью информации по входу D фронтом 1/0 тактового импульса S и принудительной асинхронной установкой триггера в состояние 1 или 0 сигналами Sa = 0 и Ra = 0 (рисунок 16.9). Последовательный ввод информации происходит при высоком уровне сигнала S/P (последовательно – параллельно). При этом нулевой уровень сигнала устанавливается на общих входах ячеек DD5.1 – DD5.4 и DD6.1 – DD6.4 и работа этих ячеек запрещена. С приходом каждого переднего фронта тактирующего импульса на вход С происходит запись информации со входа S и сдвиг ее на один шаг вправо.

Благодаря инвертору DD7 тактирование происходит по фронту 0/1 тактовых импульсов. При низком уровне сигнала ^s/_p регистр переводится в режим асинхронной параллельной загрузки по входам D0 – D3.

Рисунок 16.9 – Регистр с параллельным и последовательным вводами последовательным выводом