- •Основы теории цифровых устройств и цифровые интегральные схемы
- •Содержание
- •1 Основы теории цифровых устройств…………………….…11
- •4 Цифровые интегральные микросхемы….…………….……63
- •22 Жидкокристаллические знакосинтезирующие
- •Сокращения и мнемонические обозначения
- •Предисловие
- •1 Основы теории цифровых устройств
- •1.1 Классификация
- •1.2 Система обозначений ис
- •1.3 Основные характеристики логических элементов
- •2 Арифметические оcновы цифровых устройств
- •2.1 Позиционная система счисления
- •Метод деления / умножения
- •Метод вычитания
- •2.3 Формы представления чисел в цифровых устройствах
- •Представление чисел с плавающей точкой
- •2.4 Двоичная арифметика
- •Сложение и вычитание двоично-десятичных чисел
- •2.5 Кодирование отрицательных чисел
- •2.6 Умножение и деление двоичных чисел
- •3 Логические основы цифровых устройств
- •3.2 Основные законы алгебры логики
- •3.3 Элементарные логические функции
- •3.4 Представление переключательных функций
- •3.5 Функционально полные системы переключательных
- •3.6 Минимизация переключательных функций
- •3.6.1 Минимизация логических функций методом Квайна
- •3.6.2 Минимизация логических функций с помощью карт Карно
- •4 Цифровые интегральные микросхемы
- •4.1 Базовый логический элемент ттл
- •4.2 Логические элементы или-не
- •4.3 Логические элементы с открытым коллектором и
- •4.4 Разветвление и объединение выходов и входов
- •4.5 Триггер Шмитта
- •4.6 Рекомендации по применению логических элементов ттл
- •5 Микросхемы ттл с транзисторами шоттки
- •5.1 Введение
- •5.2 Транзисторы с диодами Шоттки
- •5.3 Базовый логический элемент ис к533
- •5.4 Быстродействующие ттлш ис к530
- •5.5 Базовый логический элемент ис к1533
- •6 Цифровые микросхемы с кмоп-транзисторами
- •6.1 Общие сведения
- •6.2 Инвертор кмоп
- •А − упрощенная схема; б − полная схема с защитными и паразитными диодами
- •6.3 Буферный каскад
- •6.4 Основные характеристики инвертора
- •6.5 Тактируемый двунаправленный ключ
- •6.6 Логические элементы кмоп типа и-не, или-не
- •6.7 Разновидности простых лэ кмоп На основе базовых лэ спроектированы все микросхемы, входящие в состав серий кмоп: 561, к561, 564, 564в, к564, н564, кр1561, 1564.
- •6.8 Рекомендации по применению ис кмоп
- •7 Интегральные схемы эсл
- •7.1 Общие сведения
- •7.2 Базовый логический элемент ис к1500
- •7.3 Особенности применения эсл
- •8 Интегральные схемы на основе арсенида галия
- •8.1 Общие сведения
- •8.2 Базовый лэ сверхбыстродействующих ис к6500
- •8.3 Логические элементы, регистры, счетчики
- •9 Шифраторы
- •10 Дешифраторы
- •10.1 Линейные дешифраторы
- •10.2 Ступенчатые дешифраторы
- •Реализация функции
- •10.3 Дешифраторы-демультиплексоры ттл
- •11 Мультиплексоры
- •11.1 Назначение и принцип работы
- •11.2 Мультиплексоры ттл
- •11.3 Наращивание разрядности мультиплексоров
- •11.5 Синтез комбинационных схем на мультиплексорах
- •12 Арифметические устройства
- •12.1 Комбинационные двоичные сумматоры
- •13 Схемы сравнения цифровых кодов
- •13.1 Общие положения
- •13.2 Цифровые компараторы и их применение
- •Компаратора
- •14 Преобразователи кодов
- •14.2 Преобразователи кода для неполных матричных
- •15 Триггеры
- •15.1 Общие положения
- •15.2 Классификация триггеров
- •15.3 Триггерная ячейка r-s -типа
- •15.4 Асинхронные rs-триггеры на логических элементах и-не
- •15.5 Синхронные одноступенчатые триггеры
- •Микросхема к564 тм3
- •15.8 Счетные триггеры
- •Как самостоятельные изделия двухступенчатые синхронные триггеры не выпускаются, но они являются базой для построения счетных т-триггеров и универсальных jk - триггеров.
- •15.9 Универсальные jk-триггеры
- •А − jk − триггера; б − функциональное обозначение
- •16 Регистры
- •16.1 Параллельные регистры
- •16.2 Сдвигающие регистры
- •16.2.1 Последовательный регистр сдвига вправо
- •Регистра при сдвиге вправо
- •16.2.2 Реверсивный регистр
- •16.3 Кольцевые регистры-счетчики
- •16.3.1 Кольцевой регистр сдвига единицы
- •16.3.2 Кольцевой счетчик
- •17 Счетчики
- •17.1 Двоичные суммирующие счетчики с последовательным
- •17.3 Двоичные счетчики с параллельным переносом
- •17.4 Реверсивный двоичный счетчик
- •17.5 Десятичный счетчик
- •Счетчика
- •17.6 Типовые счетчики
- •17.6.2 Синхронные счетчики
- •17.6.3 Реверсивные счетчики
- •18 Программируемые делители
- •18.1 Программируемые делители с предварительной установкой
- •18.2 Программируемый делитель на к561ие15
- •19 Газоразрядные индикаторы
- •Напряжение зажигания, в…...............................170
- •20 Полупроводниковые индикаторы
- •20.1 Общие сведения
- •20.2 Управление единичными и шкальными индикаторами
- •А − ис155ид12; б − условное изображение
- •20.3 Одноразрядные знакосинтезирующие индикаторы
- •20.4 Полупроводниковые многоразрядные индикаторы
- •Индикаторов
- •20.4.1 Мультиплексная индикация
- •20.5 Матричные индикаторы
- •20.5.1 Управление матричными индикаторами Управление неполными матричными индикаторами
- •Управление матричными индикаторами
- •20.5.2 Блок формирования символов
- •21 Вакуумные люминцентные индикаторы
- •21.1 Введение
- •21.2 Одноразрядные вли
- •21.3 Многоразрядные индикаторы
- •Управление многоразрядными ивл
- •21.4 Шкальные индикаторы
- •21.5 Матричные индикаторы вли
- •22 Жидкокристаллические знакосинтезирующие индикаторы
- •22.1Общие сведения
- •22.2 Разновидности жки
- •Заключение
- •Библиографический список
- •Основы теории цифровых устройств и цифровые интегральные схемы
- •654007, Г. Новокузнецк, ул. Кирова, 42.
Компаратора
ВХОДЫ |
ВЫХОДЫ DD1 |
ВЫХОДЫ DD2 |
||||||
f0 |
f0= |
f0< |
F4> |
F4= |
F4< |
F8> |
F8= |
F8< |
0 |
0 |
0 |
F(A B) |
0 |
F(AB) |
F(A > B) |
0 |
F(A<B) |
0 |
0 |
1 |
F(A> B) |
0 |
F(A B) |
F(A > B) |
0 |
F(AB) |
0 |
1 |
0 |
F(A> B) |
F(A=B) |
F(A< B) |
F(A > B) |
F(A=B) |
F(A< ) |
0 |
1 |
1 |
F(A> B) |
F(A=B) |
F(A< B) |
F(A > B) |
F(A=B) |
F(A<B) |
1 |
0 |
0 |
F(A B) |
0 |
F(A< B) |
F(A B) |
0 |
F(A<B) |
1 |
0 |
1 |
F(A> B) |
0 |
F(A<B) |
F(A B) |
0 |
F(AB) |
1 |
1 |
0 |
F(A> B) |
F(A=B) |
F(A< B) |
F(A > B) |
F(A=B) |
F(A<B) |
1 |
1 |
1 |
F(A> B) |
F(A=B) |
F(A< B) |
F(A > B) |
F(A=B) |
F(A<B) |
На рисунке 13.5 показана схема сравнения 24-разрядных двоичных чисел при параллельном включении ИС К555СП1. МСХ D2 – D5 используются для преобразования разрядности сравниваемых чисел, причем в качестве дополнительных входов используются входы наращивания разрядности A<, A>.
Соотношения «меньше», «больше» и «равно» выявляются между 5-разрядными числами A5 = ( а3 а2 а1 а0 f0.>) и В5 = (в3 в2 в1 в0 f0<) и полностью переносятся на выходные функции f4> и f4< (например, если A5 = B5, то f4> = f4<), которые можно рассматривать как 1-разрядные. Параллельное (пирамидальное) построение ифровых схем сравнения позволяет довести длину сравниваемых слов до 124 бит при небольших технических затратах (31 корпус ИС 555СП1). Задержка распространения сигнала будет не более 75 нс.
Рисунок 13.5 – Схема сравнения 24-разрядных двоичных чисел при параллельном включении ИС К555СП1
14 Преобразователи кодов
14.1 Преобразователи двоично-десятичного кода в код
управления семисегментным индикатором
На рисунке 14.1 приведено стандартное обозначение сегментов семисегментных преобразователей.
Сегменты обозначаются латинскими буквами a, b, c, d, e, f, g, а точка – dp (Decimal Point – десятичная точка). Управляют работой такого индикатора специальные дешифраторы-преобразователи: К514ИД1, КР514ИД2, 514ПП1, К514ИД4, К514ПР1, 155ПП5, 533ИД19, К564ИД5.
Микросхемы К514ИД1 и К514ИД14 имеют открытые выходы и резисторы в коллекторных цепях. Они используются для управления индикаторами с общим катодом без внешних резисторов.
Функционирование микросхемы К514ИД1А, Б, В описывается таблицей истинности (таблица 14.1). Судя по таблице, нулевое напряжение на выходе отвечает выключенному состоянию сегмента. Все сегменты оказываются выключенными при подаче на все информационные входы высокого напряжения.
Рисунок 14.1 – Обозначение сегментов семисегментных преобразователей
Рисунок 14.2 – Графическое обозначение:
а − КР514ИД1; б − КР514ИД2
Управление работой преобразователя осуществляется по входу BI. Уровень лог. 1 на входе BI разрешает работу ИС 514ИД1, лог. 0 на этом входе приводит к обнулению всех выходов. Выходы преобразователя организованы по схеме с открытым эмиттером, причем величина выходных токов не более 4,6 мА. В отличие от 514ИД1 микросхема 514ИД2, имеет на выходах формирователи с открытыми коллекторами, обеспечивающими ток в нагрузке до 20 мА (нагрузка включается между питанием и выходом коллектора). Выходные сигналы ИС 514ИД2 инверсны по отношению к выходным сигналам ИС 514ИД1. Вход BI выполняет ту же функцию, что и в 514ИД1.
Дешифратор-преобразователь
ИС 514ПП1 по назначению и принципу
управления аналогичен КР514ИД2 (514ИД2).
Преобразователь кода ИС К155ПП5 выполняет
ту же функцию, что и 514ИД2, отличие
заключается лишь в том, что разрешение
по выходу осуществляется низким уровнем
сигнала по входу
.
Таблица 14.1 – Таблица истинности К514ИД1
Микросхема К514ИД4 А, Б, В – это дешифратор-преобразователь с памятью (рисунок 14.3), в таблице 14.2 представлена таблица истинности К514ИД4А, Б, В, служащий для управления семисегментным индикатором. Особенностью дешифратора является наличие внутренней регистровой памяти, позволяющей хранить входную информацию после снятия данных со входа D1. Фиксация данных происходит при WR = 1, BI = 0. В случае, если WR = BI = 0, реализуется режим преобразования без запоминания. Для гашения сегментов на вход BI следует подать уровень логической «1» при любом состоянии входа WR. Соответствие между входными и выходными кодами дешифратора показано в таблице истинности, где нуль на выходе соответствует выключенному состоянию сегмента. Дешифратор − преобразователь 514ИД4В вследствие тносительно большого выходного тока (до 52 мА при Uвых = 1,7 В) может быть использован для параллельного управления несколькими индикаторами. В конкретных ситуациях выходы дешифраторов-преобразователей можно умощнить, подключая их к нагрузке через токовые ключи 514К.
Таблица 14.2 – Таблица истинности К514ИД4А,Б,В
Микросхема К555ИД18 (рисунок 14.4) – преобразователь двоично-десятичного кода 1-2-4-8 в сигналы управления семисегментным индикатором.
Рисунок 14.3 – Условное изображение
Рисунок 14.4 –Условное изображение ИС К555ИД18
Он имеет выходы с открытым коллектором и предназначен для управления полупроводниковыми индикаторами с общим анодом, которые подключаются через ограничительные резисторы Rогр. Особенность микросхемы – возможность гашения левых незначащих нулей при индикации многоразрядных чисел и возможность одновременного включения всех сегментов индикатора для контроля его исправности. Для обеспечения указанных режимов используют входы E0, K и двунаправленный вывод Е. Обычный режим преобразования входного кода осуществляется при подаче на входы E0 и K лог. 1. Вывод E можно при этом оставить свободным – в состав микросхемы входит резистор сопротивлением около 5 кОм, включенный между выводом Е и цепью + 5 В. Если на вывод E подать лог. 0, независимо от состояния всех входов происходит гашение всех сегментов индикатора подключенного к выводам микросхемы. Если на вывод E подать лог. 1 или оставить его свободным, а на вход К (контроль) подать лог. 0, то независимо от сигналов на других входах включаются все сегменты индикатора. Особый режим осуществляется при подаче на вход К лог. 1, на вход Е – лог. 1 (вход свободен) и на вход Е0 (гашение) – лог. 0. В этом случае при подаче на входы 1-2-4-8 двоичного кода, соответствуещего цифрам 1 – 9, происходит индикация этих цифр, при подаче кода цифры 0 – гашение индикатора и выдача на выход Е лог. 0.
Поэтому при совместной работе нескольких индикаторов этот сигнал можно использовать для гашения незначащих нулей соседних индикаторов, если вывод Е данного индикатора соединить со входом Е0 соседнего разряда.
