- •Основы теории цифровых устройств и цифровые интегральные схемы
- •Содержание
- •1 Основы теории цифровых устройств…………………….…11
- •4 Цифровые интегральные микросхемы….…………….……63
- •22 Жидкокристаллические знакосинтезирующие
- •Сокращения и мнемонические обозначения
- •Предисловие
- •1 Основы теории цифровых устройств
- •1.1 Классификация
- •1.2 Система обозначений ис
- •1.3 Основные характеристики логических элементов
- •2 Арифметические оcновы цифровых устройств
- •2.1 Позиционная система счисления
- •Метод деления / умножения
- •Метод вычитания
- •2.3 Формы представления чисел в цифровых устройствах
- •Представление чисел с плавающей точкой
- •2.4 Двоичная арифметика
- •Сложение и вычитание двоично-десятичных чисел
- •2.5 Кодирование отрицательных чисел
- •2.6 Умножение и деление двоичных чисел
- •3 Логические основы цифровых устройств
- •3.2 Основные законы алгебры логики
- •3.3 Элементарные логические функции
- •3.4 Представление переключательных функций
- •3.5 Функционально полные системы переключательных
- •3.6 Минимизация переключательных функций
- •3.6.1 Минимизация логических функций методом Квайна
- •3.6.2 Минимизация логических функций с помощью карт Карно
- •4 Цифровые интегральные микросхемы
- •4.1 Базовый логический элемент ттл
- •4.2 Логические элементы или-не
- •4.3 Логические элементы с открытым коллектором и
- •4.4 Разветвление и объединение выходов и входов
- •4.5 Триггер Шмитта
- •4.6 Рекомендации по применению логических элементов ттл
- •5 Микросхемы ттл с транзисторами шоттки
- •5.1 Введение
- •5.2 Транзисторы с диодами Шоттки
- •5.3 Базовый логический элемент ис к533
- •5.4 Быстродействующие ттлш ис к530
- •5.5 Базовый логический элемент ис к1533
- •6 Цифровые микросхемы с кмоп-транзисторами
- •6.1 Общие сведения
- •6.2 Инвертор кмоп
- •А − упрощенная схема; б − полная схема с защитными и паразитными диодами
- •6.3 Буферный каскад
- •6.4 Основные характеристики инвертора
- •6.5 Тактируемый двунаправленный ключ
- •6.6 Логические элементы кмоп типа и-не, или-не
- •6.7 Разновидности простых лэ кмоп На основе базовых лэ спроектированы все микросхемы, входящие в состав серий кмоп: 561, к561, 564, 564в, к564, н564, кр1561, 1564.
- •6.8 Рекомендации по применению ис кмоп
- •7 Интегральные схемы эсл
- •7.1 Общие сведения
- •7.2 Базовый логический элемент ис к1500
- •7.3 Особенности применения эсл
- •8 Интегральные схемы на основе арсенида галия
- •8.1 Общие сведения
- •8.2 Базовый лэ сверхбыстродействующих ис к6500
- •8.3 Логические элементы, регистры, счетчики
- •9 Шифраторы
- •10 Дешифраторы
- •10.1 Линейные дешифраторы
- •10.2 Ступенчатые дешифраторы
- •Реализация функции
- •10.3 Дешифраторы-демультиплексоры ттл
- •11 Мультиплексоры
- •11.1 Назначение и принцип работы
- •11.2 Мультиплексоры ттл
- •11.3 Наращивание разрядности мультиплексоров
- •11.5 Синтез комбинационных схем на мультиплексорах
- •12 Арифметические устройства
- •12.1 Комбинационные двоичные сумматоры
- •13 Схемы сравнения цифровых кодов
- •13.1 Общие положения
- •13.2 Цифровые компараторы и их применение
- •Компаратора
- •14 Преобразователи кодов
- •14.2 Преобразователи кода для неполных матричных
- •15 Триггеры
- •15.1 Общие положения
- •15.2 Классификация триггеров
- •15.3 Триггерная ячейка r-s -типа
- •15.4 Асинхронные rs-триггеры на логических элементах и-не
- •15.5 Синхронные одноступенчатые триггеры
- •Микросхема к564 тм3
- •15.8 Счетные триггеры
- •Как самостоятельные изделия двухступенчатые синхронные триггеры не выпускаются, но они являются базой для построения счетных т-триггеров и универсальных jk - триггеров.
- •15.9 Универсальные jk-триггеры
- •А − jk − триггера; б − функциональное обозначение
- •16 Регистры
- •16.1 Параллельные регистры
- •16.2 Сдвигающие регистры
- •16.2.1 Последовательный регистр сдвига вправо
- •Регистра при сдвиге вправо
- •16.2.2 Реверсивный регистр
- •16.3 Кольцевые регистры-счетчики
- •16.3.1 Кольцевой регистр сдвига единицы
- •16.3.2 Кольцевой счетчик
- •17 Счетчики
- •17.1 Двоичные суммирующие счетчики с последовательным
- •17.3 Двоичные счетчики с параллельным переносом
- •17.4 Реверсивный двоичный счетчик
- •17.5 Десятичный счетчик
- •Счетчика
- •17.6 Типовые счетчики
- •17.6.2 Синхронные счетчики
- •17.6.3 Реверсивные счетчики
- •18 Программируемые делители
- •18.1 Программируемые делители с предварительной установкой
- •18.2 Программируемый делитель на к561ие15
- •19 Газоразрядные индикаторы
- •Напряжение зажигания, в…...............................170
- •20 Полупроводниковые индикаторы
- •20.1 Общие сведения
- •20.2 Управление единичными и шкальными индикаторами
- •А − ис155ид12; б − условное изображение
- •20.3 Одноразрядные знакосинтезирующие индикаторы
- •20.4 Полупроводниковые многоразрядные индикаторы
- •Индикаторов
- •20.4.1 Мультиплексная индикация
- •20.5 Матричные индикаторы
- •20.5.1 Управление матричными индикаторами Управление неполными матричными индикаторами
- •Управление матричными индикаторами
- •20.5.2 Блок формирования символов
- •21 Вакуумные люминцентные индикаторы
- •21.1 Введение
- •21.2 Одноразрядные вли
- •21.3 Многоразрядные индикаторы
- •Управление многоразрядными ивл
- •21.4 Шкальные индикаторы
- •21.5 Матричные индикаторы вли
- •22 Жидкокристаллические знакосинтезирующие индикаторы
- •22.1Общие сведения
- •22.2 Разновидности жки
- •Заключение
- •Библиографический список
- •Основы теории цифровых устройств и цифровые интегральные схемы
- •654007, Г. Новокузнецк, ул. Кирова, 42.
15 Триггеры
15.1 Общие положения
Триггером называют устройство, которое может находиться в одном из двух устойчивых состояний, например, включен – «1», выключен – «0» и регенеративно (скачком) переходить из одного состояния в другое. Способность триггера фиксировать на любое время свое текущее состояние наделяет его свойством памяти. Вследствие чего триггер является простейшим последовательностным устройством (в дальнейшем будем именовать устройствами последовательного действия), поскольку его состояние в новом такте определяется не только комбинацией входных сигналов, но и исходным, текущим состоянием.
Триггеры являются одним из самых распространенных схемотехнических элементов в цифровой и вычислительной технике и широко применяются в виде самостоятельных изделий и в качестве базовых элементов для построения регистров, счетчиков, запоминающих устройств. Триггеры существенно различаются между собой по схемному исполнению, выполняемым функциям, способам управления, электрическим параметрам. Простейшую триггерную ячейку можно представить в виде двухкаскадного усилителя постоянного тока, охваченного петлей положительной обратной связи (рисунок 15.1).
Причем усилительные каскады D1, D2 должны быть инвертирующими и иметь релейную передаточную характеристику, т.е. должны работать в ключевом режиме: при нулевом напряжении на входе (лог. 0) – единичное напряжение (лог. 1) на выходе и наоборот. Предположим, что в момент включения питания на выходе первого усилительного каскада D1 установилось единичное напряжение, тогда на выходе D2 будет нулевое напряжение.
а − состояние «включено»; б − состояние «выключено»;
в − логическая структура
Рисунок 15.1 – Триггерная ячейка на ключевых усилителях
Такое состояние триггера устойчивое и может продолжаться неограниченно долго. Справедливо и обратное утверждение: на выходе D1 низкое напряжение, а на выходе D2 – высокое. Переход триггера из одного состояния в другое (переброс, переключение, опрокидывание, запись информации) происходит только под действием входных сигналов х1, х2, подаваемых на дополнительные входы каскадов D1 и D2.
В интегральном исполнении простейшие триггерные ячейки выполняются на логических элементах И-НЕ, ИЛИ-НЕ.
15.2 Классификация триггеров
Классифицировать триггеры можно по способу приема информации, принципу построения и по функциональным возможностям.
По способу приема информации триггеры делятся на асинхронные и синхронные. Асинхронные триггеры воспринимают управляющие, информационные сигналы в момент их поступления на вход триггера и реагируют на них вплоть до момента их снятия. Синхронные триггеры реагируют на установленные информационные сигналы лишь при наличии специального тактирующего сигнала на управляющем входе С (вход синхронизации). Синхронные триггеры со статическим управлением принимают информационные сигналы при подаче на вход С уровня лог.1 (прямой С-вход) или уровня лог. 0 (инверсный С-вход). Триггеры с динамическим управлением воспринимают информационные сигналы в момент перехода тактирующего сигнала на входе С из 0 в 1(0/1) или из 1 в 0 (1/0).
По принципу построения триггеры со статическим управлением можно разделить на одноступенчатые и двухступенчатые. Одноступенчатые триггеры имеют в своем составе одну ступень запоминания информации (одну элементарную триггерную ячейку) и схему управления. Двухступенчатые триггеры имеют две последовательно включенные запоминающие ячейки, запись информации вначале производится в первую ячейку (ступень), а затем переписывается во вторую (выходную) ступень.
По функциональным возможностям различаются:
– триггеры с раздельным управлением по входам R и S (RS-триггеры);
– триггеры с приемом информации по входу D (D-триггеры);
– триггеры со счетным входом (T-триггеры);
– универсальные триггеры с информационными входами J и K (JK-триггеры).
Обозначения и назначения входов триггеров:
R (от англ. Reset) – раздельный вход установки в состояние 0 (сброс);
S (от англ. Set) – раздельный вход установки в состояние 1 (включение);
К (от англ. Kill) – внезапное отключение, управление нулем;
J (от англ. Jerk) – внезапное включение, управление единицей;
Т – счетный вход;
D (от англ. Delay – задержка, Data – данные) – информационный вход установки триггера в состояние, соответствующее логическому уровню на этом входе;
С (от англ. Clock) – исполнительный, управляющий (синхронизирующий) вход, вход тактовых импульсов;
V – разрешающий управляющий вход.
Основными техническими характеристиками триггера являются: быстродействие, потребляемая мощность, напряжение питания, помехоустойчивость, уровни входных и выходных сигналов, функциональные возможности.
Для обозначения функциональных возможностей триггеров в интегральном исполнении используется следующая маркировка: TR – RS-триггер, TB – JK-триггер, TM – D-триггер.
