15.4 Асинхронные rs-триггеры на логических элементах и-не
Логическая
структура и функциональное обозначение
RS-триггера,
выполненного на логических элементах
И-НЕ, приведена на рисунке 15.5. Отличительной
особенностью триггера является то, что
активными уровнями являются лог.
0, а пассивными лог.
1. Действительно, появление хотя бы
одного «0» в логическом произведении
приводит к обнулению входной функции
и появлению лог.
1 на инвертирующем выходе. Инверсные
управляющие входы на функциональной
схеме обозначены кружочками, а логические
обозначения отмечаются знаками инверсии
(
,
).
Причем следует отметить, что если
функциональный вход отмечен кружочком
(активный уровень «ноль»), то на поле
управляющих сигналов функциональной
схемы должен быть указаны прямые
наименования сигналов (S,
R).
а − логическая структура; б − функциональное обозначение; в − временные диаграммы
Рисунок 15.5 – Асинхронный SR-триггер на ЛЭ И-НЕ
В режиме хранения информации на входы S и R должна быть подана лог.1 (S = R = 1). Переключение триггера будет происходить при подаче на один из входов лог. 0. Комбинация S = R = 0 считается «запрещенной», т.к. устанавливает на обоих выходах триггера единичное напряжение, после снятия управляющих сигналов состояние триггера неопределено (равновероятно «включен» – «выключен»). Сказанное иллюстрируется таблицей функционирования (таблица 15.4) RS-триггера с инверсным управлением. С помощью карты Карно можно получить характеристическое выражение для описания функционирования триггера: Qn+1 = n + Rn Qn. Быстродействие данного триггера также будет определяться задержкой распространения на двух логических элементах, равной 2tз1, при поступлении каждого управляющего сигнала.
Таблица 15.4 −Минимизированная таблица
истинности для RS-триггера с инверсным
управлением
tn |
tn+1 |
|||
Набор |
Rn |
Sn |
Qn |
Qn+1 |
0 |
0 |
0 |
Qn |
X |
1 |
1 |
0 |
Qn |
1 |
2 |
0 |
1 |
Qn |
0 |
3 |
1 |
1 |
Qn |
Qn |
Практическая реализация. Номенклатура RS-триггеров, выпускаемых промышленностью весьма ограниченна. Можно отметить триггеры К555ТР2 серии ТТЛШ и К564ТР2 серии КМОП. Каждая из серий содержит в своем составе по четыре самостоятельных RS-триггера. Условное графическое обозначение и функциональная схема одного триггера приведены на рисунке 15.6.
Рисунок 15.6 – Условное изображение: а − К555ТР2;
б − схема одного триггера
Каждый триггер выполнен на двух логических ячейках И-НЕ, следовательно, активными управляющими уровнями являются логические нули. Для расширения функциональных возможностей два триггера имеют по два входа S, являющихся равноценными.
15.5 Синхронные одноступенчатые триггеры
Синхронные RS-триггеры. Особенностью синхронного RS-триггера является наличие C-входа, на который подаются синхронизирующие (тактирующие) импульсы. Управляющие сигналы R, S могут поступать на управляющие входы элементарной триггерной ячейки только при наличии тактирующего импульса. Логическая схема синхронного RS-триггера приведена на рисунке 15.7, а, а его функциональное обозначение на рисунке 15.7, б.
Собственно
триггерная ячейка образована логическими
ячейками D3,
D4,
пунктирными линиями указаны входы
асинхронной установки триггера
.
Сигналы S
и R
могут пройти на управляющие входы
триггерной ячейки только при условии
наличия тактирующего импульса С = 1, при
этом
и
.
а − логическая структура; б − функциональное обозначение
Рисунок 15.7 – Синхронный одноступенчатый RS-триггер
Следовательно, одновременная подача управляющих сигналов S = R = 1 «запрещена», поскольку, как и в асинхронном триггере, приводит к неопределенному состоянию. При подаче сигнала S = 1 (R = 0, C = 1) произойдет установка триггерной ячейки в единичное состояние, при R = 1 (S = 0, C = 1) на выходе ячейки установится низкий уровень напряжения. В отсутствие тактирующего импульса (С = 0) триггерная ячейка находится в режиме хранения информации.
Закон функционирования синхронного SR-триггера приведен в таблице 15.5. В таблице 15.6 представлена карта Карно, заполненная в соответствии с таблицей 15.4 функционирования триггера. Используя эту карту, получим минимизированное логическое выражение для описания работы синхронного триггера:
Q n+1 = Rn Qn v Cn Q n v Cn Sn = Qn (Rn v Cn) v Cn Sn.
Таблица 15.5 − Закон функционирования синхронного
RS - трггера
На рисунке 15.8 приведены временные диаграммы работы синхронного RS-триггера, иллюстрирующие описанный процесс. Cудя по рисунку, переключение триггера происходит только при одновременном воздействии на вход триггера управляющего сигнала и тактового импульса. Отсюда можно сделать вывод, что помехоустойчивость синхронного триггера примерно в Q раз больше, чем асинхронного, где Q – скважность импульсов синхронизации.
Таблица 15.6 − Карта Карно
Рисунок 15.8 – Временные диаграммы синхронного
RS-триггера
15.6 D-Триггеры
Функциональной особенностью триггера типа D является то, что он с помощью тактирующего импульса фиксирует на выходе Q информацию (0,1), поступившую на вход D в такте n, и запоминает ее до прихода очередного n + 1 синхроимпульса. Для реализации этого способа записи информации необходимо в управляющие цепи синхронного триггера внести некоторые изменения (рисунок 15.9).
Можно сигнал S в прямой форме подавать на вход логической ячейки D2, а в инверсной форме – на вход D3 (рисунок 15.9, а). В этом случае обеспечивается противофазное управление по входам S и R ячеек D2, D3, а вход S получает название D. Второй вариант реализации заключается в том, что инверсное значение сигнала S получают на выходе логической ячейки D1 (рисунок 15.9) и подают в качестве сигнала R на вход ячейки D2.
Таблица переходов D-триггера в полной и сокращенной форме представлена в таблице 15.7, а и б соответственно.
В отсутствие тактирующих импульсов триггер находится в режиме хранения ранее полученной информации. С приходом импульса синхронизации происходит запись информации, установленной на входе D. Поскольку D-триггеров без цепей синхронизации не существует, то первые четыре строки таблицы 15.7, а можно исключить, в результате получим сокращенную таблицу состояний (таблица 15.7, б).
Рисунок 15.9 – Логическая структура D-триггера:
а − с дополнительным инвертором на входе; б − с инвертированием на входной логике
Закон функционирования D-триггера запишется в виде: Q n+1 = C n D n или в сокращенной форме: Q n+1 = D n.
Поскольку триггер задерживает на один такт информацию, поданную на вход D в предыдущем такте, то он получил название триггер «задержки». Правильными будут названия: «запоминающий триггер», «триггер памяти», так как он запоминает входную информацию на время очередного такта.
Недостатком статического способа синхронизации является то, что запись информации происходит в течение длительности импульса синхронизации и любое изменение сигнала на входе D в это время приводит к изменению выходного сигнала.
Практическая реализация. Микросхема типа К155ТМ5 представляет собой триггеры со статическим управлением. В каждом корпусе содержится четыре D-триггера с самостоятельными входами и выходами. Функциональная схема и временные диаграммы приведены на рисунке 15.10. Триггеры микросхемы попарно объединены по входам синхронизации, синхронизирующих входов два: по одному на два триггера (рисунок 15.10, а). Запись информации происходит при наличии единичного напряжения на входе С. Если во время действия тактирующего импульса произойдет изменение информации на входе D, то это изменение зафиксируется на выходе (рисунок 15.10, б).
Таблица 15.7 – Закон функционирования D –триггера:
а − полная таблица; б − сокращенная
Рисунок 15.10 – Микросхема К155ТМ5: а − функциональное обозначение; б − эпюры напряжений
Краткие технические параметры микросхемы: потребляемый ток – 53 mА при напряжении питания 5 В, задержка распространения сигнала – не более 30 нс.