Добавил:
Upload Опубликованный материал нарушает ваши авторские права? Сообщите нам.
Вуз: Предмет: Файл:
ОСНОВЫ ТЕОРИИ ЦИФРОВЫХ УСТРОЙСТВ И....doc
Скачиваний:
6
Добавлен:
01.05.2025
Размер:
5.42 Mб
Скачать

15.8 Счетные триггеры

Счетный триггер или триггер типа Т имеет один счетный (информационный) вход Т и один или два входа начальной установки. Триггер переходит в состояние противоположное исходному с приходом каждого импульса на счетный вход Т (от англ. Toggle – релаксатор). Строятся счетные триггеры на основе триггеров типа D с динамическим управлением или двухступенчатых синхронных триггеров.

Двухступенчатый триггер строится на основе двух одноступенчатых синхронных триггеров, включенных последовательно. Такая схема построения триггера получила название «M-S» (master-slave = хозяин-раб) или в русской интерпретации ведущий – ведомый. Логическая схема двухступенчатого триггера SR-типа, построенного по схеме M-S, и его структурное изображение приведено на рисунке 15.14. Причем на первый триггер синхронизирующие импульсы C поступают в прямой форме, на вход второго – в инверсной форме.

Когда на вход синхронизации С приходит положительный импульс, происходит запись информации в ведущий триггер. В это время на входе ведомого триггера действует нулевой уровень сигнала , триггер находится в неактивном состоянии и не воспринимает информацию с выходов P и ведущего триггера. В момент перехода импульса C с единицы на нуль (1/0) ведущий триггер переходит в пассивное состояние, зафиксировав на своих выходах Р, принятую информацию. Спустя время t31, равное времени задержки переключения инвертора 5, единичное напряжение установится на выходных логических ячейках ведомого триггера. Последний перейдет в активный режим записи входной информации, имеющейся на выходах ведущего триггера. Сигналы на выходах Q и триггера появятся еще через 2t31, поэтому суммарная задержка составит 3t31 после поступления отрицательного фронта тактирующего импульса С. Временные диаграммы работы двухступенчатого триггера приведены на рисунке 15.15.

На функциональной схеме синхронизирующий вход С обозначен как инверсный динамический, принадлежность триггера к классу двухступенчатых отмечено сдвоенной буквой Т. Кроме того, показаны асинхронные входы начальной установки триггера (SA, RA), которые могут быть заведены непосредственно на входы ячеек ведущего и ведомого триггеров.

Как самостоятельные изделия двухступенчатые синхронные триггеры не выпускаются, но они являются базой для построения счетных т-триггеров и универсальных jk - триггеров.

Рисунок 15.4 – Логическая схема:

а − JK-триггера; б − Функциональное обозначение

Рисунок 15.15 – Синхронный двухступенчатый триггер:

а − временные диаграммы; б − функциональное значение

Счетный триггер на базе синхронного двухступенчатого триггера строится следующим образом: выход соединяется со входом S, а выход Q – со входом R. Пусть на выходах триггера Q = 0, = 1. После прохождения первого тактирующего импульса (по его срезу) на входе Q установится высокий уровень, на входе – уровень лог. 0.

После второго импульса триггер вновь возвратится к исходному состоянию, потому что нулевое напряжение с выхода по входу S запишется на прямой выход триггера. Следовательно, текущее состояние триггера определяется его состоянием на предыдущем такте и информацией на входе:

Qn+1 = Qn n Tn.

Это выражение соответствует функции «исключающее ИЛИ» или «сумма по mod 2», отчего он получил название «счетный». Его второе название – «делитель частоты на 2», т.к. на два входных положительных синхроимпульса на выходе Q формируется один положительный импульс, как показано на рисунке 15.16, б. В счетный режим можно перевести триггер типа-D, тактируемый фронтом. Для этого достаточно инверсный вход триггера соединить с его информационным входом D (рисунок 15.17, а). С приходом каждого тактирующего импульса триггер переключается в противоположное состояние. Функциональное обозначение триггера Т-типа приведено на рисунке 18.17, б.

а − функциональная схема; б − временные диаграммы

Рисунок15.16 –Т-триггер на основе двухступенчатого триггера

Универсальный синхронный JK-триггер, как правило, строится на основе триггера MS-типа, переведенного в счетный режим. На входы управляющей ячейки 1 ведущего триггера М вводятся дополнительные логически связанные входы J (J = J1 = J2 = J3), аналогичные входам S синхронного триггера, а на вход ячейки 2 – входы К (К = К1 = К2 = К3) подобные входам R (рисунок 15.18).

Рисунок 15.17 – Счетный триггер:

а − на базе D-триггера; б − Функциональное обозначение