- •1. Аналіз класів пам’яті змінних
- •2. Аналіз класів пам’яті функцій.
- •3. Концепція типу у мові програмування. Аналіз відомих методів типізації
- •4. Вільні масиви в мові програмування Сі, їх призначення та відмінність від звичайних. Навести приклади опису та застосування.
- •7, 26. Правила формування атрибутів доступу до членів похідного класу в залежності від атрибуту доступу базового класу та заданого атрибуту у списку спадкування.
- •8, 27. Вказівники та динамічна пам’ять. Аналіз методів виділення та звільнення динамічної пам’яті
- •9, 28. Аналіз методів передачі параметрів до підпрограм через локальні та нелокальні середовища
- •10. Зв’язний список та наскрізний прохід по зв’язному списку. Операції над зв’язними списками. Додавання та вилучення елементів у зв’язному списку. Навести приклади.
- •11. Структури даних. Типові статичні та динамічні структури даних. Доступ до даних.
- •12. Аналіз методів подання графів у вигляді динамічних та статичних структур даних. Матриця суміжності
- •13. Парадигма об’єктно-орієнтованого програмування та основні його принципи, їх зміст.
- •14. Порівняльний аналіз статичних та віртуальних методів в об’єктно-орієнтованому програмуванні, їх особливості. Призначення та правила формування конструкторів та деструкторів.
- •15. Правила віртуалізації методів в ооп.
- •16. Поняття технології створення програмного забезпечення та основні технологічні етапи. Приклади технологій.
- •17. Взаємозв’язок імен масивів та вказівників в мові програмування Сі. Операції над вказівниками. Приклади для одно- та двомірних масивів.
- •18. Контейнерні класи та їх призначення
- •19, 29. Вкладені класи та їх призначення.
- •20. Локальні класи та їх призначення
- •23. Абстрактні типи даних, правила і засоби їх формування.
- •30. Математичні моделі біполярного транзистора програми Spice
- •31. Алгоритм розрахунку перехідної характеристики програми Spice
- •32. Алгоритм розрахунку режиму за постійним струмом програми Spice
- •34. Поняття об’єкту в мові vhdl
- •35. Поняття сигналу в мові vhdl. Драйвер сигналу
- •36. Модель дискретного часу в мові vhdl.
- •37. Модель польового транзистора програми Spice
- •38. Архітектурне тіло та об’єкт в мові vhdl
- •39. Призначення та можливості програми spice
- •40. Оператор процесу в мові vhdl
- •41. Створення структурного опису цифрової системи мовою vhdl
- •42. Змінні та сигнали в мові vhdl
- •43. Присвоювання сигналу в мові vhdl
- •44. Планування транзакцій та драйвер сигналу в мові vhdl
- •45. Розрахунок амплітудно-частотної характеристики в програмі Spice.
- •46. Послідовні та паралельні оператори мови vhdl
- •47. Створення примірників компонентів та опис топології цифрового пристрою мовою vhdl
- •48.Опис рівня регістрової передачі мовою vhdl
- •49. Вхідна мова програми Spice
- •50. Модель Еберса-Мола біполярного транзистора
- •51. Модель Гумеля-Пуна біполярного транзистора
- •52. Інерційна та транспортна затримки в мові vhdl
- •53. Принципи роботи системного інтерфейсу isa (8 біт).
- •54. Стандарти систем автоматизації, побудованих на основі системних інтерфейсів.
- •55. Інтерфейс hs-488 ( швидкісний канал спільного користування).
- •57, 66, 70, 71.Канал спільного користування. Структура магістралі. Робота шини. Реалізація інтерфейсу.
- •58, 73. Приладовий інтерфейс (канал загального користування). Адресування приладів на магістралі. Алгоритми обміну інформацією в магістралі.
- •59. Приладовий інтерфейс (канал загального користування). Пошук джерела сигналу “запит на обслуговування”. Послідовне опитування.
- •60. Приладовий інтерфейс (канал загального користування). Пошук джерела сигналу “запит на обслуговування”. Паралельне опитування
- •64. Основні принципи перетворення сигналів. Дискретизація сигналів. Цифро-аналогові перетворювачі.
- •67, 72. Основні принципи перетворення сигналів. Дискретизація сигналів. Цифро-аналогові перетворювачі.
- •65, 68, 69. Аналогово-цифрове перетворення. Принципи роботи. Реалізація інтерфейсу з ibm pc. Реалізація систем збору інформації
34. Поняття об’єкту в мові vhdl
Цифрову електронну схему можна уявити як модуль із кількома входами та виходами. Сигнали на виходах являють собою деякі функції вхідних сигналів. У термінології VHDL модуль є об’єктом (entity) проекту. Об’єкт проекту має вказані в його оголошенні входи та виходи, які називаються портами (port) та виконує описані в його архітектурному тілі (architecture) функції. Об’єкти проекту часто відповідають окремим функціонально закінченим модулям, таким як логічні елементи, мікросхеми, плати тощо.
Цифрова схема зазвичай розробляється як ієрархічна сукупність модулів. Кожен модуль має набір портів, які складають його інтерфейс. У VHDL об’єкт – такий модуль, він може використовуватися як компонент проекту чи може бути модулем верхнього рівня. Основний синтаксис оголошення об’єкта:
оголошення_об’єкта ::=
entity ідентифікатор is
заголовок_об’єкта
розділ_оголошень_об’єкта
[begin
операторна_частина_оголошення_об’єкта]
end [просте ім’я об’єкта];
заголовок_об’єкта ::=
[розділ_формальних_параметрів_настроювання]
[розділ_формальних_портів]
розділ_параметрів_настроювання ::=
generic (список_параметрів_настроювання);
список_параметрів_настроювання ::=
інтерфейс ний_список_параметрів_настроювання
розділ_портів ::= port (список портів);
список_портів ::= інтерфейсний_список_портів
розділ_оголошень_об’єкта ::={елемент_оголошення_об’єкта}
У розділі оголошень об’єкта можуть оголошуватися елементи, які використовуватимуться у реалізації цього об’єкта. Частіше вони оголошуються саме у реалізації (в архітектурному тілі об’єкта). Також в оголошення можуть бути розташовані необов’язкові оператори, призначені для контролю за роботою об’єкта.
Заголовок об’єкта – найважливіша частина оголошення об’єкта. Він включає специфікацію параметрів настроювання, що використовуються для керування а структурою та поведінкою об’єкта та портів, через які інформація передається в об’єкт і з нього.
Усі параметри настроювання мають оголошуватися як інтерфейсні константи. Порти об’єкта визначаються з використанням інтерфейсного списку, подібного до інтерфейсного списку параметрів настроювання, але всі його елементи мають бути сигналами. Змінні не можуть використовуватися в інтерфейсах об’єктів.
Приклад оголошення об’єкта:
entity processor is
generic (max_clock_freq : frequency := 30 MHz)
port (clock : in bit;
address : out integer);
end processor;
Після оголошення об’єкта його реалізація має бути описана в архітектурному тілі. Одному об’єкту може відповідати кілька архітектурних тіл. Кожне архітектурне туло являє собою різне представлення об’єкта. Наприклад, одне архітектурне тіло може описувати поведінку за допомогою алгоритмічних засобів, інші – можуть описувати структуру об’єкта як ієрархічну сукупність з’єднаних між собою компонентів.
Оголошення в архітектурному тілі визначають елементи, що використовуватимуться для створення опису об’єкта. Зокрема, тут можуть бути оголошені сигнали й компоненти, які згодом використовуватимуться для створення структурного опису.