- •1. Однокристальные микро-эвм (омэвм) семейства mcs51. Обобщённая структурная схема микроЭвм. Основные характеристики омэвм.
- •2. Структурная схема микро-эвм семейства mcs51 (к1816ве51). Операционный узел. Формат регистра psw. Структурная схема микроконтроллера
- •Операционный узел
- •3. Структурная схема микро-эвм семейства mcs51 (к1816ве51). Узел внутренней памяти. Состав регистров специального назначения.
- •4. Организация адресного пространства микро-эвм семейства mcs51. Узел внутренней памяти
- •5. Порты микро-эвм семейства mcs51 (к1816ве51). Назначение портов. Функциональная схема порта р0. Узел управления и синхронизации
- •Узел сопряжения с внешними устройствами
- •6. Способы адресации микро-эвм семейства mcs51 (к1816ве51).
- •Cпособы адресации
- •7. Система команд микро-эвм семейства mcs51 (к1816ве51). Группа команд пересылки данных.
- •8. Система команд микро-эвм семейства mcs51 (к1816ве51). Группа команд обработки данных.
- •9. Система команд микро-эвм семейства mcs51 (к1816ве51). Группа команд управления.
- •11. Временная диаграмма типового машинного цикла. Примеры временных диаграмм для выполнения команд за один и за два машинных цикла.
- •А) Считывание команд из внутр. Памяти программ (сверху до пунктира).
- •Б) Ниже пунктира – внешняя память данных. Данные читаются во 2ом мц.
- •1. Если чтение из внутр. Пп, то psen не вырабатывается.
- •12. Таймеры/счётчики 0 и 1 микроконтроллера семейства mcs51 (омэвм51). Режимы работы, программирование таймера/счётчика.
- •13. Таймер/счётчик 2. Режимы работы.
- •14. Организация прерываний в омэвм51.
- •Обработка внутренних прерываний
- •15. Организация последовательного ввода/вывода микроконтроллера семейства mcs51 (омэвм51). Режимы работы uart. Расчет скорости передачи данных для асинхронного режима.
- •Формирование p для передатчика.
- •Примеры программирования последовательного ввода/вывода.
- •16. Последовательный интерфейс i2c.
- •Случай чтения байта из памяти:
- •Временная диаграмма
- •17. Последовательный интерфейс spi (Serial Periferial Interface).
- •18. Последовательный интерфейс can.
- •19. Последовательный интерфейс One wire (MicoLine).
- •Структурная схема шины usb
- •Хост контроллер – на шине только один. Функция – периферийное устройство. В хабе имеется порт (точка подключения). Корневой хаб входит в состав хоста.
- •21. Обзор современных микроконтроллеров семейства mcs51. Особенности микроконтроллеров фирм Philips, Atmel и др.
- •22. Микроконтроллеры mсs 251, 151. Микроконтроллер 251.
- •23. События. Примеры захвата событий. Массив программируемых счетчиков (pca). Режимы захвата, программируемого таймера, скоростного ввода вывода, генератора шим.
- •Краткий обзор pic 16c 6x/7x/8x
- •3. Управляющие команды
- •4. Команды пересылки данных
- •25. Микроконтроллеры с risc архитектурой (семейство avr). Организация памяти. Особенность портов ввода вывода. Обзор системы команд. Пример программы с использованием команд микроконтроллера avr.
- •26. Цифровая обработка сигналов (цос). Примеры задач цос. Сигнальные микроконтроллеры фирмы Texas Instruments (tms320). Сигнальные процессоры
- •Рассмотрим tms 320
- •Организация памяти
- •Инструментальные ср-ва разработки и отладки мпс
9. Система команд микро-эвм семейства mcs51 (к1816ве51). Группа команд управления.
Команды безусловного перехода:
LJMP addr 16 – переход по 16-разрядному адресу (диапазон 64К);
AJMP addr 11 – переход по 11-разрядному адресу;
SJMP rel – короткая команда перехода (-127...+127), переход по адресу rel + PC+2 (PC – счетчик команд).
JMP метка – транслятор сам выберет, какой переход.
Команда косвенного перехода по адресу, определяемому суммой содержимых аккумулятора и указателя данных DPTR: JMP @A+DPTR.
Команды для организации перехода по нулевому (ненулевому) значению результата (короткий переход): JZ rel (JNZ rel).
Аналогично команда JC (JNC) – анализ флага переноса.
При организации циклов применяется следующая последовательность команд: сначала производится загрузка счетчика циклов, затем осуществляется декремент и анализ его содержимого на нуль. Если содержимое счетчика не равно нулю, то производится переход к началу цикла.
Данная последовательность выполняется командой:
DJNZ Rr, rel DJNZ ad, rel
Для сравнения двух операндов служит команда CJNE. Если сравниваемые операнды не равны, то осуществляется переход по смещению rel. При этом если содержимое аккумулятора меньше второго операнда, то признак переноса C = 1, иначе C = 0. Если операнды равны, то осуществляется переход к команде, следующей за CJNE.
CJNE A, #data, rel
CJNE A, ad, rel ;из АСС вычитается содержимое ячейки памяти
CJNE Rr, #data, rel
CJNE @R0, #data, rel (CJNE @R1, #data, rel)
Для вызова подпрограмм служат команды:
LCALL addr 16 – вызов по 16-разрядному адресу ;длинный вызов п/п
ACALL addr 11 – вызов по 11-разрядному адресу ;номер страницы указан в коде операции, адрес внутри страницы addr, всего м.б. указано 8 страниц.
Для возврата из подпрограмм служит команда RET.
В случае, когда вызов подпрограмм производится по прерыванию, возврат из подпрограммы осуществляется с помощью команды RETI.
SETB C (SETB bit) – установка в “1” признака переноса (бита)
CLR C (CLR bit) – сброс в “0” признака переноса (бита)
CPL C (CPL bit) – инвертирование признака переноса (бита)
JC rel – переход по значению признака переноса C = 1 (адрес перехода: содержимое счетчика команд + смещение rel)
JNC rel – аналогично, но переход по C = 0
JB bit, rel – переход, если значение бита равно “1”
JNB bit, rel – переход, если значение бита равно “0”
JBC bit, rel – аналогично JB bit, rel, но значение бита сбрасывается в “0”
10. Построение МПС на базе микроконтроллера семейства MCS51 (ОМЭВМ51). Расширение внешней памяти программ и внешней памяти данных. Объединение адресного пространства внешней памяти программ и данных.
Для построения МПС необходимо организовать ША, ШД, ШУ, а также подключить память.
Структурная схема МПС с внешними устройствами
Доступ к внешней памяти программ осуществляется с помощью сигнала . А к внешней памяти данных – RD, WR. Эти три сигнала взаимоисключающие.
При обращении к внешней памяти программ всегда используется 16-разрядный адрес. Старший байт адреса выводится через порт P2, младший – через порт P0. Разделение адреса и кода программы производится по времени с помощью сигнала ALE, во время действия которого младший байт адреса записывается во внешний регистр RGА.
В этой схеме внешнее адресное пространоство разбивается с помощью дешифратора на несколько областей.
Примечание: можно совместить внешнюю память программ и данных с общим адресным пространством. Для этого необходимо объединить сигналы PSEN и RD по «И»: