2. Краткое описание изучаемых регистров реализованных в quartus II.
Модуль 74112 (рис.1) – двойной JK-инверсный регистр с входами предварительной установки и сброса, состоит из двух JK-триггеров, все входы и выходы которых отдельные. Данный модуль содержит:
инверсные входы предварительной асинхронной установки CLRN и сброса PRN;
информационные входы J и K;
входы синхронизации CLK (синхронизация осуществляется отрицательным фронтом импульса);
выходы прямые Q и инверсные QN
Рисунок 1 Двойной JK-инверсный регистр с входами предварительной установки и сброса
Модуль 74273 (рис.2) - регистр с параллельной записью информации, состоит из восьми D-триггеров с общими для них входами установки и синхронизации. Модуль содержит:
восемь информационных входов D;
вход установки CLRN;
синхронизирующий вход CLK.
Рисунок 2. Регистр с параллельной записью информации
Модуль 74198 (рис.3) – регистр с последовательным и параллельным вводом информации, представляет собой 8-ми разрядный реверсивный регистр сдвига. Модуль содержит:
вход установки CLRN;
синхронизирующий вход CLK.
входы выбора режима работы S1 и S0;
последовательные входы приема данных SLSI (сдвиг данных влево)и SRSI (сдвиг данных вправо);
параллельные входы приема данных A, B, C, D, E, F, G и H;
выходы QA, QB, QC, QD, QE, QF, QG и QH.
Рисунок 3 Регистр с последовательным и параллельным вводом информации
Регистр обеспечивает функционирование следующих режимов, устанавливаемых с помощью входов S1 и S0, при CLRN=1:
Х
ранение
данных (блокировка) (S1=0,
S0=0, CLK=
и при S1=Х,
S0=Х,
CLK=0);С двиг вправо (S1=0, S0=1, CLK= );
С двиг влево (S1=1, S0=0, CLK= );
П араллельная загрузка (S1=1, S0=1, CLK= ).
При подаче низкого уровня на вход CLRN выходы всех триггеров устанавливаются в состояние низкого уровня вне зависимости от логических значений на других входах.
В работе регистр исследуется как преобразователь параллельного кода в последовательный (для этого используют режим параллельной загрузки входной информации, а вывод осуществляется через выход QH или QA), а затем как преобразователь последовательного кода в параллельный (в этом режиме ввод информации производится через последовательный вход, а вывод осуществляется в виде параллельного кода).
При преобразовании последовательного кода в параллельный входной сигнал подается на один из последовательных входов (SLSI или SRSI). Возможны два варианта подачи сигналов:
В ходной сигнал подается на вход SRSI, тогда S1=0, S0=1, CLK= (сдвиг вправо) и выходной сигнал формируется начиная с QA;
В ходной сигнал подается на вход SLSI, тогда S1=1, S0=0, CLK= (сдвиг влево) и выходной сигнал формируется начиная с QН.
3. Порядок выполнения работы
Исследование регистров с параллельной записью информации.
Исследование регистра 74112
Создание нового проекта. Смотри лаб.раб.1 п. 3.1.1.
Создание графического описания проектируемого устройства. Смотри лаб.раб.1 п. 3.1.2. На плоскости рисунка курсором следует указать место расположения исследуемого модуля. Затем выполнить действия по извлечению нужного элемента из библиотеки по цепочке Symbol – Enter Symbol- DISK:\maxplus2\ max2lib\mf извлечь элемент 74112 и проверить его таблицу истинности. Таблицу истинности необходимо извлечь из справочной системы САПР по цепочке HELP-Old-Style Macro function – Register-74112.
После установления связей между элементами присваиваем имена каждому входу и выходу ПЛИС.
Созданное графического описания проекта необходимо сохранить.
Компиляция проекта. Смотри лаб.раб.1 п. 3.1.3.
Тестирование проекта. Смотри лаб.раб.1 п.п. 3.1.4.1 3.1.4.3.
После ввода всех входов и выходов необходимо задать рисунок входных сигналов с помощью панели инструментов и проверить таблицу истинности.;
Смотри лаб.раб.1 п.п. 3.1.4.5 3.1.4.10.
Исследование регистра 74273.
Порядок выполнения смотрите п. 3.1.1
Примечание: извлечение нужного элемента из библиотеки по цепочке Symbol – Enter Symbol- DISK:\maxplus2\ max2lib\mf извлечь элемент 74273и проверить его таблицу истинности. Таблицу истинности необходимо извлечь из справочной системы САПР по цепочке HELP-Old-Style Macro function – Register-74273.