4. Содержание отчета
Отчет по лабораторной работе должен содержать:
Цель работы;
Изображение исследуемых микросхем;
Таблицы истинности;
Изображение результатов моделирования в среде MAX+PLUS II (файлы с расширением *.SCF).
Сравнение результатов исследования с табличными;
Выводы по работе.
5. Контрольные вопросы
Особенности синтеза комбинационных устройств?
Определение и принцип работы мультиплексора?
Определение и принцип работы демультиплексора?
Входные и выходные переменные мультиплексора?
Входные и выходные переменные демультиплексора?
Определение и принцип работы компаратора?
Описание и принцип работы мультиплексора 74153?
Описание и принцип работы компаратора 74686?
Лабораторная работа № 7
Исследование сумматора в САПР МАХ+PLUS II
Цель работы: исследование сумматора и определение логики их работы.
1. Основные положения
Сумматоры предназначены для выполнения арифметического сложения двух чисел представленных в двоичном коде. Эти же устройства могут выполнять операцию вычитания чисел, если один из операторов (слагаемых) представлен в дополнительном коде.
Рассмотрим структуру сумматора, выполняющего операцию арифметического сложения двух одноразрядных двоичных чисел. Для определения структуры зададим логическую функцию в алгебраическом (1) и табличном (таб. 2) видах, в соответствии с которой осуществляется операция арифметического сложения двух одноразрядных чисел.
,
(1)
Таблица 1. Таблица истинности одноразрядного сумматора без учета переноса (полусумматор).
Слагаемое 1 Х |
Слагаемое 2 Y |
Сумма S |
Перенос P |
0 |
0 |
0 |
0 |
0 |
1 |
1 |
0 |
1 |
0 |
1 |
0 |
1 |
1 |
0 |
1 |
При арифметическом сложении сложения результат сложения имеет разрядность на единицу больше, чем операнды.
Составим таблицу (табл.2.), которая задает логическую функцию сложения двух одноразрядных чисел с учетом переноса из младшего разряда.
Таблица 2. Таблица истинности одноразрядного сумматора с учетом переноса (полный сумматор).
Слагаемое 1 Х |
Слагаемое 2 Y |
Перенос младшего разряда Р-1 |
Сумма S |
Перенос P |
0 |
0 |
0 |
0 |
0 |
0 |
1 |
0 |
1 |
0 |
1 |
0 |
0 |
1 |
0 |
1 |
1 |
0 |
0 |
1 |
0 |
0 |
1 |
1 |
0 |
0 |
1 |
1 |
0 |
1 |
1 |
0 |
1 |
0 |
1 |
1 |
1 |
1 |
1 |
1 |
Формула 2 соответствует алгебраической форме записи результата сложения с учетом переноса младшего разряда.
,
(2)
Классификация сумматоров:
По числу входов:
Одноразрядные:
Полусумматоры;
Полные сумматоры.
Многоразрядные:
Сумматоры с параллельным суммированием;
Сумматоры с последовательным суммированием.
По структуре:
Комбинационные;
Накапливающие (аккумулирующие).
По способу тактирования операции сложения:
Асинхронные;
Синхронные.
Полусумматор (рис.1) – устройство, которое имеет два входа и два выхода. Полусумматор может быть реализован на комбинационных логических элементах.
Рисунок 1 Полусумматор
П
олный
сумматор (рис.2) – устройство, которое
имеет три входа и два выхода. Полный
сумматор предназначен для сложения
двух одноразрядных чисел.
Рисунок 2 Полный сумматор
Для сложения многоразрядных двоичных чисел используются многоразрядные сумматоры, состоящие из одноразрядных полусумматоров и одноразрядных полных сумматоров.
В сумматорах с параллельным суммированием операция суммирования выполняется одновременно (параллельно) во всех разрядах.
В сумматорах с последовательным суммированием операция суммирования выполняется последовательно, от младшего разряда к старшим.
В сумматорах комбинационного типа отсутствуют элементы памяти, тогда как в накапливающих сумматорах результаты сложения чисел накапливаются путем сложения выходного кола с полученной ранее суммой.
В асинхронных сумматорах время выполнения операции зависит от разрядности входных чисел, поэтому такие сумматоры имеют дополнительный выход в конец операции.
В синхронных сумматорах время выполнения операции не зависит от разрядности входных чисел.
Помимо чисто двоичных сумматоров применяются также двоично-десятичные сумматоры. Их применение обусловлено применением двоично-десятичных кодов.
(3)
Из представления чисел в двоично-десятичной системе (3) следует, что один разряд такого числа представляется четырьмя двоичными разрядами, комбинации которых используются не все. Из сказанного следует, что для построения двоично-десятичных сумматоров требуются четырехразрядные двоичные сумматоры для сложения одного разряда двоично-десятичных чисел. Суммирование выполняется обычным способом, как и для двоичных чисел, однако, если в результате суммирования получим число, превышающее 9, т.е. 10, А, В, С, D, E, F, то в этом случае необходимо сформировать сигнал переноса, а из полученного результата вычесть 10.