- •Архитектура микропроцессорных систем;
- •Организация параллельной обработки команд;
- •Микросхемы озу динамического типа и её регенерация;
- •Понятие трёхшинной организации эвм
- •Схемная реализация системы памяти;
- •Страничная организация памяти;
- •Дескрипторы.
- •Страничная трансляция;
- •Ввод-вывод в режиме прерываний, последовательность событий при возникновении прерываний.
- •Векторные и вложенные прерывания;
- •Организация систем ввода-вывода дискретных сигналов
- •Организация подсистем ввода аналоговых сигналов Подсистема аналогового ввода.
- •Гибридная архитектура мультимикропроцессорных систем;
- •Pvp архитектура мультимикропроцессорных систем;
- •Кластерная архитектура мультимикропроцессорных систем;
- •Транспьютерные системы.
Микросхемы озу динамического типа и её регенерация;
Ячейки памяти в микросхеме DRAM – это конденсаторы, удерживающие заряды. Проблемы, связанные с памятью этого типа, вызваны тем, что она динамическая, т.е. должна постоянно регенерироваться, так как в противном случае электрические заряды в конденсаторах памяти будут “стекать”, и данные будут потеряны. Регенерация происходит, когда контроллер памяти системы берет крошечный перерыв и обращается ко всем строкам данных в микросхемах памяти. Большинство систем имеет контроллер памяти, который настроен на соответствующую промышленным стандартам частоту регенерации, равную 15 мкс. В устройствах DRAM для хранения одного бита используется только один транзистор и пара конденсаторов, поэтому они более вместительны, чем микросхемы других типов памяти. Регенерация "по таймеру","Прозрачная" регенерация
Понятие трёхшинной организации эвм
Шинная система – физическая группа линий передачи сигналов, имеющих схожие функции в рамках системы. В ЭВМ с трёхшинной организацией присутствуют 3 шины: 1) Шина адреса (ША) предназначена для выполнения адресации элементов МПС; 2) Шина данных (ШД) предназначена дл обмена информацией (данными) между элементами МПС; 3) Шина управления (ШУ) предназначена для управления элементами МПС. Основные сигналы ШУ: 1) Чтение из памяти MEMR/MR; 2) Запись в память W; 3) Чтение из устройства ввода-вывода IR/OR; 4) Запись в устройство ввода-вывода IW/OW (сигналы 1-4 предложены фирмой Intel, процессор 8080); 5) Сигнал сброса; 6) Сигналы регенерации динамической памяти. при прямом доступе к памяти. Посредством трёхшинной организации ЭВМ можно: 1) Записывать данные в память системы; 2) Читать данные из памяти системы; 3) Записывать данные в устройства ввода-вывода; 4) Читать данные из устройства ввода-вывода; 5) Выполнять обмен с внутренними элементами ЦП.
Схемная реализация системы памяти;
Организация систем памяти Пример: Шина данных 8бит, адреса - 16. M - разрядность памяти (объём). m - разрядность одного кристаллла микросхемы памяти. Линии адреса A15-A12 используются для выбора модуля памяти, A11-A9 - для выбора микросхем в пределах модуля, A8-A0 - для выбора ячейки памяти в кристалле микросхемы. Дешифратор 3 -> 8. На входные линии подаётся 2чный код номера выходной линии. После установки на ША, адреса запрашиваемой ячейки памяти, старшие разряд адреса А15-12 поступают на вход микросхемы дешифратора ДШ1, по средствам которой осуществляется выборка того модуля платы, в пределах которого находится искомая ячейка.Выдаваемый сигнал поступает на вход ОЕ, дешифратора ДШ2 находящегося на плате модуля памяти. На этот же ДШ2 поступает сигналы А11-9, которые определяют ту микросхему, памяти в пределах выбранного модуля, которая содержит искомую ячейку. Сигнал выборки микросхемы CS сформированный указанным ДШ поступает на требуемую микросхему. Таким образом, каскадная работа ДШ1 и ДШ2 приводит к выборке микросхемы памяти, содержащей искомую ячейку. Выбор ячейки памяти, в пределах каждой микросхемы осуществляется по средствам младших разрядов А8-А0. Линии данных микросхем соединены параллельно, и подведены к модулям памяти. Сигналы управления работой микросхем памяти. RD, WR, OE подведены ко всем микросхемам модуля памяти.