- •1.Основные архитектуры эвм и их сравнительная оценка (Неймановская, Гарвардская, risc, cisc, прочие). Понятие архитектуры, организации и реализации эвм
- •Принцип программного управления и машина фон Неймана
- •Архитектура системы команд. Архитектуры cisc и risc.
- •2.Базовая структура Неймановской машины. Порядок выполнения команд.
- •3.Система операций и форматы команд эвм. Структура и форматы команд эвм
- •Форматы команд эвм
- •5. Cisc-процессоры семейства 80х86 – основные блоки и их назначение.
- •6. Cisc-процессоры семейства 80х86. Блок выборки и декорирования команд (бвдк), очередь команд. Взаимодействие бвдк, iu,fpu.
- •7. Cisc-процессоры семейства 80х86. Регистровая структура операционного блока. Способы адресации(используемые в х86!!).
- •8. Cisc-процессоры семейства 80х86. Блок сегментации. Формирование адреса в линейном, действительном и защищенном режимах.
- •9.Иерархия памяти эвм.
- •10.Память «кэш» -назначение, основные структуры.
- •13.Ввод-вывод в программном режиме. Порт ввода-вывода.
- •14. Прерывания: определение, виды прерываний, порядок обслуживания внешних прерываний.
- •15.Приоритетные прерывания, контроллер прерываний.
- •17.Контроллер пдп.
- •18. Процессоры гарвардской архитектуры: общие принципы и архитектура микроконтроллера Intel 8051 (на основе лабораторных работ).
- •19.Принципы архитектуры risc. Способы адресации и форматы команд.
- •20. Процессоры Power-pc (м60х)-обрабатывающий блок (очередь команд, блок выдачи команд, fpu, iu, bpu).
- •22.Современные тенденции развития х86-современных процессоров.
- •23.Предсказание переходов в современных процессорах.
- •26. Системы массового параллелизма и многоядерные процессоры: структура, организация взаимодействий.
26. Системы массового параллелизма и многоядерные процессоры: структура, организация взаимодействий.
Системы с массовым параллелизмом (МРР), состоящие из десятков, сотен, а иногда и тысяч процессорных узлов. Строгой границы не существует, однако считается, что при числе процессоров 128 и более система относится к MPP-архитектуре. Большинство MPP-систем имеют как логически так и физически распределенную между процессорами память. Каждый узел такой системы содержит процессор и модуль памяти, в котором хранится процесс - совокупность команд, исходных и промежуточных данных вычислений, а также системные идентификаторы процесса. Узлы массово-параллельной системы объединяются коммутационными сетями самой различной формы - от простейшей двумерной решетки до гиперкуба или трехмерного тора. В отличие от архитектуры фон Неймана, передача данных между узлами коммутационной сети происходит по готовности данных процесса, а не под управлением некоторой программы. Отсюда еще одно название подобных систем - «системы с управлением потоком данных» (иногда просто «потоковые машины»).
К достоинствам данной архитектуры относится то, что она использует стандартные микропроцессоры и обладает неограниченным быстродействием (порядка TFLOPS).
Однако есть и недостатки — программирование коммутаций процессов является слабо автоматизированной и очень сложной процедурой. Так что для коммерческих задач и даже для подавляющего большинства инженерных приложений системы с массовым параллелизмом недоступны.
Многомашинные вычислительные системы создаются и на базе мини- и микро-ЭВМ.
Сравнивая между собой ММВС и МПВС, можно отметить, что в МПВС достигается более высокая скорость обмена информацией между элементами системы и поэтому более высокая производительность, более высокая реакция на возникающие в системе и ее внешней среде нестандартные ситуации, более высокие надежность и живучесть (МПВС сохраняет работоспособность, пока работоспособны хотя бы по одному модулю каждого типа устройств). С другой стороны, построение ММВС из серийно выпускаемых ЭВМ с их стандартными операционными системами значительно проще, чем построение МПВС, требующих преодоления определенных трудностей, связанных главным образом с организацией общего поля оперативной памяти и созданием единой операционной системы. Разница организации MIMD-систем с сильной и слабой связью проявляются ещё и при обработке приложений, отличающихся интенсивностью обменов между взаимодействующими процессами (см. раздел Вычислительные системы).
Вычислительные сети являются дальнейшим развитием вычислительных систем распределенного типа. Они представляют собой новый, более совершенный этап в использовании средств вычислительной техники - переход к коллективному их использованию
Многоядерные процессоры можно классифицировать по наличию поддержки когерентности кеш-памяти между ядрами. Бывают процессоры с такой поддержкой и без нее.
Способ связи между ядрами:
разделяемая шина
сеть (Mesh) на каналах точка-точка
сеть с коммутатором
общая кеш-память
Кеш-память: Во всех существующих на сегодня многоядерных процессорах кеш-памятью 1-го уровня обладает каждое ядро в отдельности, а кеш-память 2-го уровня существует в нескольких вариантах:
разделяемая — расположена на одном кристалле с ядрами и доступна каждому из них в полном объёме. Используется в процессорах семейств Intel Core.
индивидуальная — отдельные кеши равного объёма, интегрированные в каждое из ядер. Обмен данными из кешей 2-го уровня между ядрами осуществляется через контроллер памяти — интегрированный (Athlon 64 X2, Turion X2, Phenom) или внешний (использовался в Pentium D, в дальнейшем Intel отказалась от такого подхода).
В приложениях, оптимизированных под многопоточность, наблюдается прирост производительности на многоядерном процессоре. Однако, если приложение не оптимизировано, то оно не будет получать практически никакой выгоды от дополнительных ядер, а может даже выполняться медленнее, чем на процессоре с меньшим количеством ядер, но большей тактовой частотой. Это в основном приложения, разработанные до появления многоядерных процессоров, либо приложения, в принципе не использующие многопоточность.
Большинство операционных систем позволяют выполнять несколько приложений одновременно. При этом получается выигрыш в производительности даже если приложения однопоточные.