18. Процессоры гарвардской архитектуры: общие принципы и архитектура микроконтроллера Intel 8051 (на основе лабораторных работ).

Изучение организации памяти и способов адресации процессора I8051

Микроконтроллеры семейства 8051 построены по модифицированной Гарвардской архитектуре, что означает функциональное и пространственное разделение памяти. Предусмотрено выделение трех блоков памяти: память программ ROM, внутренняя память данных RAM и дополнительная внешняя память данных XRAM. При этом доступ к каждому из блоков выполняется при специфических условиях, что в программах отражается как использование различных команд характеризующимися разными способами задания адреса.

Выборка команд из программной памяти выполняется в циклах выборки команды, при этом в качестве источника адреса выступает счетчик адреса команды (PC).Однако в этой области могут сохраняться и некоторые данные- константы, таблицы. Доступ константам можно обеспечить, располагая их в соответствующих командах, реализующих непосредственную адресацию. Например, команда

MOV a,# 78

Обеспечивает запись числа 78 в аккумулятор. Аналогично может быть загружен любой внутренний регистр контроллера.

Другой способ выборки данных из программной памяти - использование косвенной адресации. Источником адреса при этом является 16-ти разрядный регистр-указатель данных DPTR. Существуют лишь две команды доступа к ROM c косвенной адресацией

MovC a,@DPTR

MOVC a,@a+DPTR

При выполнении первой команды содержимое ячейки ROM с адресом, хранящимся в DPTR передается в аккумулятор. Во второй команде выбирается содержимое ячейки памяти с адресом, равным сумме одержимых аккумулятора и DPTR. Содержимое DPTR может загружаться константами или из аккумулятора, а также непосредственно модифицироваться командами inc и dec для реализации механизмов переадресации, в частности при обработке массивов.

Для доступа к внутренней памяти данных может использоваться прямая адресация и косвенная адресация.

Прямая адресация может быть использована только в операциях с Аккумулятором. Синтаксис команд с прямой адресацией имеет вид

<операция> a,<адрес>

или <операция> <адрес>,а

где <адрес> - число в диапазоне 0-127,

<операция>::= MOV, ADD,ADC,SUBB, ORA и другие.

В командах с косвенной адресацией внутренней памяти в качестве источника адреса могут выступать регистры процессора R0 и R1, в которые перед обращением должен быть записан адрес в диапазоне 0-255. Синтаксис команд доступа к внутренней памяти с косвенной адресацией имеет вид

<операция> a,@< адресный регистр>

или MOV @< адресный регистр>,a

где< адресный регистр> - Это R0 или R1.

Для внешней памяти данных возможен только обмен с аккумулятором с использованием косвенной адресации. В качестве источника адреса в этих командах может использоваться либо DPTR, либо один из регистров R0 или R1. Синтаксис команд обмена с внешней памятью данных

MOVX a, @DPTR

MOVX @DPTR,a

MOVX a,@<адресный регистр>

MOVX @<адресный регистр>,a

Все команды MOVX обеспечивают обмен между аккумулятором и ячейкой памяти номер которой задается адресным полем. В командах, использующих адресный регистр, в качестве старшего байта адреса используется содержимое регистра порта P2.

Разрабатывая обучающимся программа содержит операции считывания входных данных из различных блоков памяти, обработку считанной информации и запись результатов в память. Обработка предусматривает последовательную выборку данных из одного или двух массивов. Переход к обработке очередного элемента массива следует осуществлять с использованием переадресации, то есть модификации содержимого регистра хранящего текущий адрес (это может быть DPTR, регистры R0 и R1).

Классическая гарвардская архитектура Типичные операции (сложение и умножение) требуют от любого вычислительного устройства нескольких действий: выборку двух операндов, выбор инструкции и её выполнение, и, наконец, сохранение результата. Идея, реализованная, заключалась в физическом разделении линий передачи команд и данных. В первом компьютере Эйкена «Марк I» для хранения инструкций использовалась перфорированная лента, а для работы с данными — электромеханические регистры. Это позволяло одновременно пересылать и обрабатывать команды и данные, благодаря чему значительно повышалось общее быстродействие. Модифицированная гарвардская архитектура Соответствующая схема реализации доступа к памяти имеет один очевидный недостаток — высокую стоимость. При разделении каналов передачи команд и данных на кристалле процессора последний должен иметь почти в два раза больше выводов (т.к. шины адреса и данных составляют основную часть выводов микропроцессора). Способом решения этой проблемы стала идея использовать общую шину данных и шину адреса для всех внешних данных, а внутри процессора использовать шину данных, шину команд и две шины адреса. Такую концепцию стали называть модифицированной Гарвардской архитектурой. Такой подход применяется в современных сигнальных процессорах. Еще дальше по пути уменьшения стоимости пошли при создании однокристалльных ЭВМ — микроконтроллеров.

В них одна шина команд и данных применяется и внутри кристалла. Разделение шин в модифицированной Гарвардской структуре осуществляется при помощи раздельных управляющих сигналов: чтения, записи или выбора области памяти. Расширенная гарвардская архитектура Часто требуется выбрать три составляющие : два операнда и инструкцию (в алгоритмах цифровой обработки сигналов это наиболее распространенная задача в БПФ и КИХ, БИХ фильтрах). Для этого существует кэш-память. В ней может храниться инструкция — следовательно, обе шины остаются свободными и появляется возможность передать два операнда одновременно. Использование кэш-памяти вместе с разделёнными шинами получило название «Super Harvard Architecture» («SHARC») — расширенная Гарвардская архитектура. Примером могут служить процессоры «Analog Devices»: ADSP-21xx — модифицированная Гарвардская Архитектура, ADSP-21xxx(SHARC) — расширенная Гарвардская Архитектура. Гибридные модификации с архитектурой фон-Неймана Существуют гибридные модификации архитектур, сочетающие достоинства как Гарвардской, так и фон-Неймановской архитектур. Современные CISC-процессоры обладают раздельной кэш-памятью 1-го уровня для инструкций и данных, что позволяет им за один такт получать одновременно как команду, так и данные для её выполнения, то есть процессорное ядро, формально, является гарвардским, но с программной точки зрения выглядит как фон-Неймановское, что упрощает написание программ. Обычно в данных процессорах одна шина используется и для передачи команд, и для передачи данных, что упрощает конструкцию системы. Современные варианты таких процессоров могут иногда содержать встроенные контроллеры сразу нескольких разнотипных шин для работы с различными типами памяти — например, DDR RAM и Flash. Тем не менее, и в этом случае шины, как правило, используются и для передачи команд, и для передачи данных без разделения, что делает данные процессоры еще более близкими к фон-Неймановской архитектуре при сохранении плюсов Гарвардской архитектуры.

Использование Первым компьютером, в котором была использована идея гарвардской архитектуры, был Марк I. Гарвардская архитектура используется в ПЛК и микроконтроллерах, таких, как Atmel AVR, Intel 4004, Intel 8051.