Мікропроцесорна система кр580

Приведена на рис. 7.7 структурна схема МПС складається з трьох підсистем — центрального процесорного елемента, підсистеми пам’яті та підсистеми введення-виведення і побудована на мікропроцесорному комплекті КР580.

Підсистема центрального процесорного елементу складається з МП типу КР580ВМ80А, генератора тактових імпульсів (ГТІ) типу КР580ГФ24 та системного контролера-формувача (СКФ) типу КР580ВК28. ГТІ виробляє кварцовану двофазову послідовність синхроімпульсів F1 та F2 та СТБС (строб синхронізації у інверсній формі), а також формує вхідні сигнали керування МП — скидання та готовності ГОТ. СКФ формує основні керувальні сигнали ШК. Сигнали видачі даних від МП на ШД для інших підсистем , прийому даних з ША у МП ПР (DBIN — DATA BUS INPUT) та підтвердження захоплення шин для пристроїв, які працюють у режимі ПДП, ПЗХ (HLDA — HOLD ACKNOWLEDGE) видаються безпосередньо з виводів МП на СКФ, а інші — короткочасно з ШД у вигляді 8-розрядного слова стану процесора ССПЦ (PCSW — PROCESSOR STATUS WORD), яке фіксується у СКФ. ССПЦ має такий порозрядний склад:

D7 — ЧТ П (MEMR — MEMORY READ), читання даних з пам’яті.

D6 — ЧТ ПВВ (INP — INPUT CYCLE), читання даних з пристроїв введення.

D5 — М1, робота МПС у циклі читання та виконання першого байта команди.

D4 — ЗП ПВИВ (OUT — OUTPUT CYCLE), запис/виведення даних через пристрої виведення.

D3 — П ЗУП (HLTA — HALT ACKNOWLEDGE), підтвердження виконання операції зупину МПС.

D2 — СТ (ST — STACK), використання стекової пам’яті.

D1 — ЗП-ВИВ ( — WRITE-OUTPUT), запис даних у пам’ять або виведення через пристрій виведення.

D0 — П ПР (INTA — INTERRUPT ACKNOWLEDGE), підтвердження переривання МПС.

Рисунок 7.7 — Структурна схема МПС КР580

СКФ синхронізується сигналом (STSTB — STATE STROBE) — строб синхронізації. При необхідності СКФ можна відключити від ШК встановленням його виходів у високоімпедансний стан; для цього на його вхід ДШ (BUSEN — дозвіл шин) треба подати сигнал, який дорівнює 1.

Таким чином на ШК з СКФ подаються такі сигнали:

— — читання даних з пам’яті,

— ( — MEMORY WRITE) — запис даних у пам’ять,

— ( — INPUT-OUTPUT READ) — читання даних з пристроїв введення,

— ЗП ПВИВ ( — INPUT-OUTPUT WRITE) — запис даних у пристрій виведення,

— (INTA) — підтвердження переривання,

— (WAIT) — очікування, робота МПС призупиняється,

— (INTE — INTERRUPT ENABLE) — дозвіл переривання.

МП може отримувати від різних зовнішніх пристроїв керувальні сигнали:

— З ЗХ (HOLD) — запит на захоплення шин пристроями, які працюють у режимі ПДП,

— З ПР — (INT — INTERRUPT) — запит на переривання роботи МПС,

— ( — RESET IN) — СКИД (RESET) — скидання МП, встановлення у нуль програмного лічильника РС,

— ГОТ ВХ (RDYIN — READY IN) — ГОТ (READY) — сигнал готовності зовнішніх пристроїв до обміну даними.

СКФ організує буферування ШД та її двоспрямованість. Для спрощення на схемі не показані також буфери ША та ШК.

ППЗП призначене для зберігання програм та підпрограм, та ОЗП, призначене для тимчасового зберігання проміжних результатів та організації стеку, складає підсистему пам’яті. Підсистема введення-виведення може складатися, наприклад, з паралельного або послідовного інтерфейсів, контролерів ПДП або переривань.