- •Лекция 1
- •Раздел 1. Совместная работа цифровых элементов в составе узлов и устройств
- •Тема 1.1. Типы выходных каскадов. В данной лекции затронуты следующие вопросы:
- •Логические функции и логические элементы. Основные понятия
- •Представление информации физическими сигналами.
- •Логические функции.
- •Литература
- •Лекция 2
- •Тема 1.2. Цепи питания. Согласование связей. В данной лекции затронуты следующие вопросы:
- •Законы алгебры логики
- •Произвольные функции и логические схемы
- •Литература
- •Лекция 3
- •Тема 1.3. Элементы задержки. Формирователи импульсов.
- •В данной лекции затронуты следующие вопросы:
- •Элементы задержки. Формирователи импульсов. Генераторы одиночных импульсов. Кварцевый генератор импульсов. Расчет параметров.
- •Минимизация функций
- •Литература
- •Лекция 4
- •Тема 1.4. Элементы индикации. Оптоэлектронные развязки. В данной лекции затронуты следующие вопросы:
- •Интегральные логические элементы.
- •Характеристики лэ.
- •Серии лэ.
- •Правила схемного включения лэ.
- •Лэ с тремя состояниями выхода
- •Литература
- •Лекция 5
- •Раздел 2. Синхронизация в цифровых устройствах.
- •Тема 2.1. Синхронизация в цифровых устройствах.
- •В данной лекции затронуты следующие вопросы:
- •Цифровые устройства со статическим и динамическим управлением. Понятие «гонок» в цифровых устройствах и методы их устранения. Устройства синхронизации.
- •Этапы построения (синтеза) комбинационной схемы.
- •Литература
- •Лекция 6
- •Тема 2.2. Риски сбоя в комбинационных и последовательных схемах.
- •В данной лекции затронуты следующие вопросы:
- •Понятие комбинационных и последовательных схем. Риски сбоя в комбинационных и последовательных схемах. Понятие «гонок» в цифровых устройствах и методы их устранения.
- •Литература
- •Лекция 7
- •Раздел 3. Функциональные узлы комбинационного типа.
- •Тема 3.1. Дешифраторы. Шифраторы. В данной лекции затронуты следующие вопросы:
- •Типовые комбинационные устройства
- •Преобразователи кодов (пк)
- •Дешифраторы.
- •Шифраторы
- •Преобразование произвольных кодов.
- •Литература
- •Лекция 8
- •Тема 3.2. Мультиплексоры. Демультиплексоры. В данной лекции затронуты следующие вопросы:
- •Коммутаторы Мультиплексоры
- •Демультиплексоры.
- •Литература
- •Лекция 9
- •Тема 3.3. Сумматоры. В данной лекции затронуты следующие вопросы:
- •Арифметические устройства.
- •Сумматоры.
- •Цифровые компараторы.
- •Контроль четности
- •Литература
- •Лекция 10
- •Раздел 4. Функциональные узлы последовательного типа.
- •Тема 4.1. Регистры. В данной лекции затронуты следующие вопросы:
- •Последовательностные схемы
- •Триггеры
- •Двухступенчатые триггеры
- •Асинхронные входы триггеров
- •Регистры Параллельные регистры
- •Регистровая память
- •Сдвигающие регистры
- •Литература
- •Лекция 11
- •Тема 4.2. Счетчики. Распределители. В данной лекции затронуты следующие вопросы:
- •Счетчики Общие понятия
- •Асинхронные счетчики
- •Синхронные счетчики
- •Интегральные счетчики.
- •Счетчики с различными коэффициентами пересчета.
- •Литература
- •Лекция 12
- •Раздел 5. Бис/сбис с программируемой структурой.
- •Тема 5.1. Программируемые логические матрицы. В данной лекции затронуты следующие вопросы:
- •Программируемые логические матрицы
- •Литература
- •Лекция 13
- •Тема 5.2. Программируемая матричная логика. В данной лекции затронуты следующие вопросы:
- •Классификация логических микросхем программируемой логики
- •Общие (системные) свойства микросхем программируемой логики
- •Литература
- •Лекция 14
- •Тема 5.3. Базовые матричные кристаллы. В данной лекции затронуты следующие вопросы:
- •Базовые матричные кристаллы (вентильные матрицы)
- •Литература
- •Лекция 15
- •Тема 5.4. Оперативно перестраиваемые fpga. В данной лекции затронуты следующие вопросы:
- •Программируемые пользователем вентильные матрицы (fpga) Xilinx Spartan-3e открывают новые перспективы для jvc gy-hd250
- •Литература
- •Лекция 16
- •Раздел 6. Схемотехника зу.
- •Тема 6.1. Статические и динамические зу. В данной лекции затронуты следующие вопросы:
- •Оперативные запоминающие устройства (озу) Разновидности оперативной памяти
- •Построение блоков озу
- •Параметры пзу.
- •Применение пзу для реализации произвольных логических функций.
- •Литература
- •Лекция 17
- •Тема 6.2. Масочные и прожигаемые зу. В данной лекции затронуты следующие вопросы:
- •Зу с одномерной адресацией.
- •Литература
- •Лекция 18
- •Тема 6.3. Зу на основе бис/сбис. В данной лекции затронуты следующие вопросы:
- •Построение блоков памяти на бис пзу.
- •Литература
- •Лекция 19
- •Раздел 7. Микропроцессорные комплекты бис/сбис. В данной лекции затронуты следующие вопросы:
- •Литература
- •Лекция 20
- •Раздел 8. Автоматизация функционально-логического этапа цифровых узлов и устройств. В данной лекции затронуты следующие вопросы:
- •Логические и эксплуатационные основы средних и больших интегральных схем
- •Литература
Шифраторы
Шифратор выполняет функцию, обратную дешифратору. Классический шифратор имеет m входов и n выходов, и при подаче сигнала на один из входов (обязательно на один, и не более) на выходе появляется двоичный код номера возбужденного входа. Число входов и выходов такого шифратора связано соотношением m=2n. Шифратор можно использовать, например, для отображения в виде двоичного кода номера нажатой кнопки или положения многозначного переключателя.
Преобразование произвольных кодов.
Если закон работы преобразователя не описывается каким – либо достаточно понятным правилом, как, например, работа дешифратора или шифратора, то единственной практически приемлемой формой задания преобразователя становится таблица. В общем случае при n входах и k выходах преобразователя соотношения между n и k могут быть любыми: n=k, n >k, n<k.
Преобразователи кодов (ПК) можно разделить на два типа: с невесовым преобразованием; с весовым преобразованием кодов. Примером ПК первого типа являются преобразователи двоично-десятичного кода в код семисегментного индикатора десятичных цифр. ПК второго типа используются, как правило, для преобразования числовой информации. Их иногда называют трансляторами кодов.
В виде законченных интегральных схем ПК обычно не выпускаются. При необходимости их строят на россыпи ЛЭ, или на ПЗУ, или на ПЛМ (см. ниже).
Литература
Основная
Жаворонков М.А. Электротехника и электроника. – М.: Академия, 2005. – 400 с.
Новиков Ю.Н. Электротехника и электроника. – СПб.: Питер, 2005. – 384 с.: ил.
Схемотехника электронных систем / Под ред. В.И. Бойко. – СПб.: БХВ-Петербург, 2004. – 496 с.
Дополнительная
Касаткин А.С. Курс электротехники. – М.: Высшая школа, 2005. – 542 с.: ил.
Миловзоров О.В. Электроника. – М.: Высшая школа, 2005. – 288 с.: ил.
Стешенко В.Б. P-CAD. Технология проектирования печатных плат. – СПб.: Питер, 2005. – 720 с.: ил.
Хамахер К. Организация ЭВМ. – СПб.: Питер, 2003. – 848 с.: ил.
Цилькер Б.Я. Организация ЭВМ и систем. – СПб.: Питер, 2006. – 668 с.: ил.
Специальность (шифр), форма обучения |
Вычислительные машины, комплексы, системы и сети (230101.65), очная |
Название дисциплины |
Схемотехника |
Курс, семестр |
IV, VII |
Ф.И.О. преподавателя – разработчика материалов |
Ткачук И.Ю. |
Лекция 8
Тема 3.2. Мультиплексоры. Демультиплексоры. В данной лекции затронуты следующие вопросы:
Назначение, классификация, области применения мультиплексоров идемультиплексоров. Мультиплексное и демультиплексное дерево. Синтез мультиплексоров и демультиплексоров. ИМС. Принцип действия.
Коммутаторы Мультиплексоры
Мультиплексор – это функциональный узел, осуществляющий подключение
( коммутацию ) одного из нескольких входов данных к выходу. С помощью мульти-плексора выполняется временное разделение информации, поступающей по разным каналам.
Мультиплексоры обладают двумя группами входов и одним, реже двумя – взаимодополняющими выходами. Одни входы информационные, а другие служат для управления. К ним относятся адресные и разрешающие (стробирующие) входы. Если мультиплексор имеет n адресных входов, то число информационных входов будет 2 n. Набор сигналов на адресных входах определяет конкретный информационный вход, который будет соединен в выходным выводом.
Разрешающий (стробирующий ) вход управляет одновременно всеми информационными входами независимо от состояния адресных входов.
Запрещающий сигнал на этом входе блокирует действие всего устройства.
Наличие разрешающего входа расширяет функциональные возможности мультиплексора, позволяя синхронизировать его работу с работой других узлов.
Этот вход используется также для наращивания разрядности мультиплексора.
На рис 3.8 показаны схема и условное обозначение мультиплексора К555КП7.
Рис.3.8. Схема а) и условное обозначение б) мультиплексора К555КП7.
Структура этой микросхемы описывается следующими уравнением:
По функциональным возможностям мультиплексоры являются очень гибкими устройствами и помимо прямого назначения могут выполнять и другие функции.
Из (3.1) при Е=0 следует, что это СДНФ функции У1 переменных А2, А1 и А0, если х i как конкретное значение у i на соотвествующем наборе перемене А2, А1 и А0.
В таблице 3.1 приведены функции: У1=f1 (А, В, С) и У2=f2(А, В, С, D).
|
A |
B |
C |
Y1 |
|
A |
B |
C |
D |
|
Y2 |
0 |
0 |
0 |
0 |
0 |
0 |
0 |
0 |
0 |
1 |
0 |
0 |
0 |
0 |
1 |
0 |
0 |
0 |
0 |
0 |
1 |
1 |
1 |
1 |
0 |
1 |
0 |
0 |
0 |
1 |
0 |
1 |
0 |
1 |
1 |
1 |
0 |
1 |
1 |
0 |
1 |
1 |
0 |
1 |
1 |
1 |
1 |
0 |
1 |
0 |
0 |
0 |
|
0 |
1 |
0 |
0 |
1 |
|
1 |
1 |
0 |
1 |
0 |
|
1 |
1 |
0 |
1 |
1 |
|
0 |
1 |
1 |
0 |
0 |
|
0 |
1 |
1 |
0 |
1 |
|
0 |
1 |
1 |
1 |
0 |
|
1 |
1 |
1 |
1 |
1 |
|
0 |
На рис. 3.9,а показана реализация на мультиплексоре функции У1. В этом случае х i равно “0” и “1” для соответствующего набора в табл. 3.1.
На рис. 3.9,б показана реализация функции У2, где х i равно 0, 1, D или не D.
Рис.3.9. Схемы реализации произвольных логических функций на мультиплексорах.
У мультиплексоров, выпускаемых в виде ИС, число информационных входов не превышает шестнадцати. Большее число входов обеспечивается путем наращивания. На рис. 3.10, а показано условное обозначение мультиплексора К155КП1 на 16 входов. На рис. 3.10, б показана схема мультиплексора на 32 входа, построенная на двух микросхемах К155КП1.
Рис.3.10. Мультиплексор К155КП1 а) и 32-входовой мультиплексор б)