7.3. Арифметические и логические операции
Рис. 11
РК
A3
RG
A1
INS
K
MUX
D1
SE3
SE2
РА
RG
D
E
Y9
Память
данных
RAM
D
END
A
RD
WR RG
РД
Y3
Y16
АЛУ
ALU
RG
RG3
Р3
ST
RG4
Р4
INS
RG2
Р2
D
E
RG1
Р1
D
E
FL
Y13
Y14
Y15
X3
A2
SE1
D2
D1
Y10
Y12
Y11
Y9,Y10:
РА=А1
X1:
ОП завершила работу?
Y13:
Р1=РД
Y3:
Чтение из ОП
Y9,Y11:
РА=А2
Y14:
Р2=РД
Y15:
Запуск АЛУ
X3:
АЛУ закончило
работу?
Y9,Y12:
РА=А3
Y16:
Запись в ОП
Рис. 12
X1
В регистре команд уже находится очередная считанная команда в результате выборки команды. На первом этапе из памяти данных читается первый операнд, адрес которого находится в поле А1 регистра команд (то есть в текущей выполняемой команде). Операнд из РД передаётся в регистр Р1 АЛУ. Аналогично из памяти данных считывается второй операнд и заносится в Р2 АЛУ. Далее запускается устройство управления АЛУ. В соответствии с кодом операции, поступающим на АЛУ из РК, АЛУ выполняет требуемую микропрограмму. В процессе выполнения микропрограммы на Р4 АЛУ формируется результат операции, а на Р3 фиксируются признаки результата операции (равенство нулю, переполнение, перенос…). По завершении выполнения операции, АЛУ вырабатывает сигнал X1. После этого результат выполнения операции из Р4 помещается в ОП по адресу, указанному в поле А3 регистра команд.
7.4. Передача управления
7
Y17
В
Y17:
IP=Адрес
Рис. 13
РК
А
RG
INS
счётчик адресов команд просто записывается
адресная часть команды перехода.
7
Flags
FL
RG
РК
КОП
RG
1
&
&
&
&
X4
П
X4:
Признак = 1 ?
Рис. 14
Команда безусловного
перехода
Нет
ри
помощи логической схемы происходит
проверка текущего признака. Если признак
= 1, то выполняется безусловный переход
7
РК
RG
Y18
.5.
Ввод – вывод
В
Рис. 15
A1
РА
RG
D
E
Y19
A2
КОП
РД
RG
D
E
соответствии с техническим заданием
необходимо реализовать ввод-вывод по
аналогии с ячейками памяти. Для этого
в адресном пространстве выделен диапазон
адресов для обращения к устройствам
ввода вывода. В одной из адресных частей
указывается адрес устройства ввода
вывода, а в другой – адрес слова, которое
необходимо передать в устройство или
считать из него.
7.6. Обработка запроса на прерывание.
В данном курсовом проекте требуется реализовать одноуровневую систему прерываний. Это значит, что прерывания от различных устройств имеют одинаковый приоритет и выполняются последовательно.
З
T1
T
S
R
T2
T
S
R
РЗПР
RG
D
1
2
3
4
c
URQ
Блок
обработки
запросов
FL
R
D
Y20
Y21
ЗП1
ЗП2
X5
DC
D
E
1
2
3
4
ЗП3
ЗП4
Y22
Y23
РП3
РП4
Рис. 16
8. Назначение сигналов
Y1 – увеличение счётчика адресов (IP) на 1
Y2 – в регистр адреса записывается содержимоеIP
Y3 – чтение из оперативной памяти команд
Y4 – передача содержимого РД в РК
Y5 – запись в СмИ содержимого адресной части команды из РК
Y6 – запись в СмИ содержимого РИ (R60 –R63)
Y7 – сложение адресной базы и индекса в СмИ
Y8 – запись в РА результата сложения базы и индекса из СмИ
Y9 – запись в РА адресной части РК (адресная часть А1, А2 или А3 выбирается сигналамиY10,Y11,Y12)
Y10 – выбор адресной части А1 в РК
Y11 – выбор адресной части А2 в РК
Y12 – выбор адресной части А3 в РК
Y13 – запись в Р1 АЛУ содержимого РД
Y14 – запись в Р2 АЛУ содержимого РД
Y15 – запуск АЛУ
Y16 – запись в ОП данных
Y17 – запись в счётчик команд (IP) адресной части РК
Y18 – запись в РД адресной части А2 из РК
Y19 – запись в РА адресной части А1 из РК
Y20,Y21 – внутренние запросы на прерывание
Y22 – фиксация запросов на прерывание в регистре РЗПР
Y23 – сброс триггеров внутренних запросов
X1 – память завершила работу
X2 – признак адресации ПА
X3 – признак окончания работы АЛУ
X4 – признак перехода
X5 – признак наличия запроса на прерывание