Министерство образования Российской Федерации

СПбГЭТУ

Курсовая работа по предмету

Архитектура современных эвм

Выполнила: XXX X. X.

гр. 9362

Проверил: Анисимов А.В.

Санкт-Петербург 2001

Содержание

1. Задание на курсовое проектирование 3

1.1. Исходные данные 3

2. Структурная схема разрабатываемой системы 4

3. Структура регистровой памяти 5

4. Форматы данных, команд и способы адресации 7

4.1. Форматы данных 7

4.2. Формат команд 7

4.3. Способы адресации 8

5. Структурно-функциональная схема процессора 9

Y13, Y14 9

Р1, Р2 9

Y9 9

Y3 9

АЛУ _ 9

УУ 9

АЛУ 9

Пуск 9

СМ 9

Y16 9

Y2 9

Y1 9

РК 9

РК 9

Y17 9

ДШ 9

УУ 9

{У} 9

Ост 9

Пуск 9

Останов 9

Адрес 9

6. Обобщённый алгоритм функционирования 11

7. Алгоритмы выполнения отдельных операций 13

7.1. Выборка команды 13

7.2. Обработка адресной части команды 14

7.3. Арифметические и логические операции 15

7.4. Передача управления 17

7.5. Ввод – вывод 18

7.6. Обработка запроса на прерывание. 19

8. Назначение сигналов 20

9. Заключение 20

1. Задание на курсовое проектирование

Разработать архитектуру однокристального RISCпроцессора для встроенных применений, который может использоваться, например, в составе систем управления в реальном масштабе времени.

1.1. Исходные данные

• Формат данных:8 разрядов с ФТ, 16 разряда с ФТ.

• Адресность: 3.

• Способ адресации:непосредственная, относительная, прямая.

• Регистровая память:64 функционально ориентированных 8-ми разрядных регистра.

• Шина адрес – данные:совмещённая шина адреса и данных.

• Память данных:объём – 1 Кб, 16 разрядов шины данных.

• Память команд:объём – 1 Кб, 64 разрядов шины команд.

• Ввод – вывод:по аналогии с ячейками памяти.

• Прерывания:одноуровневая система прерываний.

2. Структурная схема разрабатываемой системы

В

Рис. 1

курсовом проекте разрабатывается процессор, предназначенный для внутренних применений. В соответствии с техническим заданием, в структурной схеме системы (см. рис. 1) выделена совмещенная шина данных и адреса. Команды программ хранятся в специальнойпамяти команд, а данные впамяти данных.

3

R0

R1

R2

.

.

.

R13

R14

R15

R16

R17

R18

.

.

.

R29

R30

R31

7

0

R32

R33

R34

.

.

.

R53

R54

R59

7

0

R60

R61

R62

R63

7

0

. Структура регистровой памяти

В

7

0

Рис. 2

соответствии с техническим заданием необходимо реализовать 64 восьми разрядных функционально ориентированных регистра общего назначения. Каждому регистру условно присвоено имяR0 – R63. Все регистры общего назначения разделены на 4 группы по своей функциональной ориентации.

• R0 –R15 регистры для хранения данных

• R16 –R31 регистры для хранения результатов операций

• R32 –R55 регистры для хранения базовых адресов

• R

  IP

  15

  0

  

  Flags

  РК

  63

  0

  РД

  15

  0

  РА

  15

  0

  РКОП

  15

  0

  Р1

  15

  0

  Р2

  15

  0

  Р3

  15

  0

  Р4

  15

  0

  60 –R63 регистры для хранения индексов

Р

Рис. 3

егистрыR0 – R63доступны для пользователя, как на чтение, так и на запись.

Регистры IP,Flags, СМ, Р1, РКОП, РК,РД и РАявляются системными (см. рис. 3).

Регистр IPпредставляет собой счётчик команд, в котором постоянно хранится адрес следующей команды, которую необходимо выполнить. Данный регистр недоступен для пользователя, однако существует один из способов его изменения – это команды перехода.

В регистре Flagsхранится состояние процессора (см. рис. 3).

Z– признак нулевого результата;

C– признак переноса из старшего разряда;

S– знак результата;

O– признак переполнения результата;

I– разрешение прерывания;

T– пошаговый режим;

U– режим супервизор/пользователь.

Регистр РК представляет собой регистр команд, в который записывается выполняемая команда.

Регистр РД – регистр данных.

Регистр РКОП – регистр кода операции.

Регистр РА– регистр адреса.

Регистры Р1, Р2, Р3 и Р4 это внутренние регистры АЛУ. Они предназначены для хранения 1-го и 2-го операндов, а также результатов и флагов выполнения операции. Это внутренние регистры и они недоступны для программиста.