4. Форматы данных, команд и способы адресации

4.1. Форматы данных

Разрабатываемый процессор, в соответствии с техническим заданием, работает с двумя форматами данных: байт и слово (см. рис. 4).

Числа с фиксированной точкой представляют собой целые со знаком или без него. Целые числа со знаком представляются в дополнительных кодах.

6

0

S

Байт

7

14

0

S

Слово

15

А

Рис. 4

дреса представляются в виде целых чисел без знака

4.2. Формат команд

Все команды имеют единый формат (см. рис. 5). В соответствии с техническим заданием, команды должны быть трёхадресными.

В

Рис. 5

ПА1

63

17

КОП

54

ПА3

А1

ПА2

А2

51

49

36

34

18

31

10 бит

2 бита

14 бит

14 бит

2 бита

2 бита

0

А3

13

14 бит

33

52

14

ИР3

16

2 бита

ИР2

ИР1

2 бита

2 бита

15

32

35

50

53

каждом цикле работы, процессор считывает из памяти команд 64-х разрядную команду, т.к. разрядность шины команд - 64 бита.

В битах 26 – 31 (КОП) хранится код операции.

Двухразрядное поле ПА1, ПА2, ПА3 указывает способ адресации для соответствующих полей А:

• ПА1, ПА2, ПА3 = 0 – непосредственная адресация;

• ПА1, ПА2, ПА3 = 1 – прямая адресация;

• ПА1, ПА2, ПА3 = 2 – относительная адресация.

Адресные поля А1, А2 и А3 используются для хранения 1-го, 2-го операндов и результата.

Поля ИР1, ИР2, ИР3 служат для указания номера индексного регистра, используемого при относительной адресации (это регистры R60 –R63).

4.3. Способы адресации

В соответствии с техническим заданием, требуется осуществить 3 способа адресации.

4.3.1. Непосредственная адресация

Значение, записываемое в регистр, задаётся непосредственно в команде. Например mov ax,50.

4.3.2. Прямая адресация

Прямой адрес – номер ячейки памяти, в которой хранится операнд.

Исполнительный адрес A_ИСП=A.

4.3.3. Относительная адресация

Исполнительный адрес формируется следующим образом:

A_ИСП=A+X, где

A– базовый адрес, указываемый в адресном поле команды;

X– относительный адрес (индекс), указывающий положение данного, относительно базового адресаA. Для хранения индексов используются регистрыR60 –R63 (см п. 3)

5

Р1, р2

СМ

Алу _

УУ

АЛУ

Пуск

Y3

Y16

Y2

Y9

Y13, y14

. Структурно-функциональная схема процессора

А

IP

Y1

ДШ

УУ

РК

РК

Ост

{У}

Пуск

Останов

Адрес

Рис. 6

ПА1

КОП

ПА3

А1

ПА2

А2

А3

ИР3

ИР2

ИР1

Y17

ЛУ – арифметико-логическое устройство (см. рис. 6). Оно предназначено для выполнения арифметических и логических операций. АЛУ включает в себя:

• Сумматор накапливающего типа СМ, на котором находится 1-й операнд и формируется результат выполнения операции;

• Регистр Р1, на котором находится 2-й операнд;

• Регистр кода операции РКОП;

• Устройство управления УУ АЛУ, которое вырабатывает последовательность управляющих сигналов в соответствии с заданным кодом операции.

ОП – оперативная память (см. рис. 6). Она предназначена для хранения команд и данных. Она включает в себя:

• ОП – запоминающая часть, в которой хранятся команды и данные;

• Регистр адреса РА, на котором находится адрес ячейки памяти, к которой производится обращение;

• Регистр данных РД, на котором находится записываемое в ОП или считываемое из ОП слово;

• Устройство управления УУ ОП вырабатывает управляющие сигналы для выполнения операций записи или чтения.

В нижней части рисунка расположено центральное устройство управления, предназначенное для управления ходом процесса решения задач. Оно включает в себя:

• Регистр команд РК, на котором находится очередная команда;

• Счётчик адресов команд IP, на котором формируется адрес очередной команды;

• Дешифратор группы операций ДШ. Его выходами являются признаки групп операций (АО, ЛО, … ,Ост).

• Устройство управления УУ вырабатывает последовательность управляющих сигналов для обработки соответствующей группы операций.