20. Архитектура памяти.

Основная память компьютеров реализуется на относительно медленной динамической памяти (DRAM), обращение к ней приводит к простою процессора — появляются такты ожидания (waitstates). Статическая память (SRAM), по­строенная, как и процессор, на триггерных ячейках, по своей природе способна догнать современные процессоры по быстродействию и сделать ненужными такты ожидания (или хотя бы сократить их количество). Разумным компромиссом для построения экономичных и производительных систем явился иерархический способ организации оперативной памяти. Идея заключается в сочетании основной памяти большого объема на DRAM с относительно небольшой кэш-па­мятью на быстродействующих микросхемах SRAM.

21 Принципы кэширования.

Кэш является дополнительным быстродействующим хранилищем копий блоков инфор­мации из основной памяти, вероятность обращения к которым в ближайшее время велика. Кэш не может хранить копию всей основной памяти, поскольку его объем во много раз меньше основной памяти.

Кэш-контроллер должен обеспечивать когерентность — согла­сованность данных кэш-памяти с данными в основной памяти, если обращение к этим данным производиться не только процессором, но и другими активными адаптерами, подключенны­ми к шинам (PCI, VLB, ISA и т. д.). Следует также учесть, что процессоров может быть несколько, и у каждого может быть свой внутренний кэш.

Существуют две основные по­литики записи данных из кэша в основную память: сквозная запись WT (WriteThrough) и обратная запись WB (WriteBack).

1. Сквозная запись– выполнение каждой операции записи одновременно и в Кэш и в основную память.

«+»: простая реализация, легко обеспечивает целостность данных;

«-»: низкая эффективность, т.к. процессору приходится ждать записи в основную память.

2. Обратная запись– данные из кэш в основную память записываются только после заполнения кэш памяти.«+»: уменьшается количество операций записи на шине основной памяти эффективный алгоритм.

«-»: более сложная реализация, поддержка системной платой кэширования с обратной записью требует обработки дополнительных интерфейсных сигналов;

Управление заполнением кэша возможно и на аппаратном, и на программном уровнях. Процессор позволяет кэшировать любую область физической памяти. Программно можно управлять кэшируемостью каждой страницы памяти — запрещать единичным значением бита PCD (PageCacheDisable) в таблице. Общее программное управление кэшированием осуществляется посредством бит управляющего регистра CRO: CD (CacheDisable) и NW (NoWriteThrough). Возможны следующие сочетания бит регистра:

CD=1, NW=1 —установки такого значения выполнить очистку кэша, кэш будет полностью отключен. Если перед установ­кой этого сочетания бит кэш был заполнен, а очистка не производилась, кэш превращается в «замороженную» область статической памяти.

CD=1, NW=0 — заполнение кэша запрещено, но сквозная запись разрешена. Этот режим может использоваться для временного от­ключения кэша, после которого возможно его включение без очистки.

CD=0, NW=1 — запрещенная комбинация (вызывает отказ общей защиты).

CD=0, NW=0 — нормальный режим работы со сквозной записью.