Применение:

28.RS-триггер

Асинхронный RS-триггер — это са­мый элементарный автомат с памятью. Если на триггер не пода­вать никаких внешних управляющих сигналов, он обеспечивает хранение своего состояния Q, равного единице или нулю, сколь угодно долгое время. Триггер строится на основе двух элементов ИЛИ-НЕ с двумя входами каждый

Схемная реализация и условное обозначение: (рис. 3.28, а).

Схема имеет два входа и два выхода. Входными для схемы явля­ются сигналы установки триггера в единицу - S и сброса триггера в ноль - R. Выходами схемы являются прямой выход состояния триггера Q и инверсный выход Q^--. Входные сигналы подаются на один из входов схем ИЛИ-НЕ. На другие входы схем подаются сигналы с выходов Q u Q^--.

Запоминающие свойства триггера обеспечивает перекрестное соединение выходов Q и Q -и со вторыми входами элементов ИЛИ-НЕ.

Аналогична схема асинхронного RS-триггера может быть синтезирована на элементах И-НЕ

Схемная реализация и условное обозначение: (рис. 3.28, в).

Особенностью схемы являются инверсные входы S и R. Это означает, что для пе­ревода триггера, например, в единичное состояние нужно вход S подать не единичный, а нулевой сигнал, а в состоянии покоя на входы S и R лог 1. В остальном работа схемы аналогична предыду­щей. Асинхронный RS-триггер является базовым элементом памя­ти, на основе которого в интегральной схемотехнике строятся многочисленные ИС триггерных и других устройств, обладающих памятью.

Синхронный rs-триггер.

Схемная реализации:(рис. 3.29).

Синхронизация осуществляется включением на каждом входе асинхронного RS -триггера дополнительного элемента И-НЕ. Те­перь сигналы S и R смогут пройти на входы триггера только при на­личии синхронизирующего сигнала С. Заметим, что за счет дополнительного инвертирования во входных элементах И-НЕ сигналы R и S становятся не инверсными, как это было в асин­хронном триггере, а прямыми.

29. Двухступенчатые ms-триггеры

Устойчивая работа триггеров в схемах с передачей информации между триггерами возможна только при условии, что перевод триггера в новое состояние осуществляется после завершения передачи информации о прежнем его состоянии в следующий за ним триггер. Выполнение этого условия обеспечивается в двухступенчатых триггерах, состоящих из двух одноступенчатых триггеров.

Сначала информация записывается в первый триггер (обычно по передне­му фронту сигнала С), а затем переписывается во второй (по задне­му фронту). Такой принцип построения триггеров иногда называют MS-принципом (от англ. «master-slave» — хозяин-раб). Все рассмотренные типы триггеров могут быть построены по MS-принципу (на схемах их обозначают ТТ).

Пример схемной реализации

30.D-триггер (триггер задержки)

Триггер задержки имеет единственный входной сигнал, обо­значенный буквой D. Асинхронный D-триггер не применяется, так как его выход просто повторяет входной сигнал после окончания режима состя­заний. Синхронный D-триггер функционирует так, что при отсутствии синхроимпульсов (С=0) состояние триггера остается неизменным. При условии С=1 триггер передает на выход сигнал, поступивший на его вход в предыдущем такте.

Также, D-триггер может быть синтезирован на основе асинхронного RS -триггера. Пунктиром обведена схем асинхронного RS -триггера, верхняя схема И-НЕ формирует сигнал на входе S^-- асинхронного RS -триггера, а нижняя -на входе R^—

(рис. 3.30, а)

Т-триггер

Вход Т называют счетным входом триггера. При подаче на триггер первого единичного сигнала он устанавливается в единицу, при подаче второго — сбрасывается в нуль, третьего - опять в единицу и т.д. Таким образом, изменение выходного сигнала происходит с частотой, вдвое меньшей, чем входного. Это позволяет использовать Т-триггер для синтеза двоичных счетчиков, в которых каждый триггер соответствует одному двоичному разряду.

Т-триггер может быть синтезирован на логических элементах И-НЕ или ИЛИ-НЕ, однако чаще всего для этого использую имеющийся в составе серий интегральных микросхем D-триггер. Превращение D-триггера в T-триггер осуществляется с помощью соответствующего соединения выводов мик­росхемы.

Так, если в синхронном D-триггере вход D соединить с инверсным выходом Q, то он превращается в Т -триггер. Поскольку сигнал на выходе Q^-- всегда противоположен состоянию Q, то, подавая счет­ные сигналы T вместо синхроимпульсов на вход С из .D-триггера получаем T-триггер.

(рис. 3.30, в),

31.JK-триггер

JK-триггер имеет два входа JиК

В интегральной схемотехнике распространены синхронные JK -триггеры с динамическим входом синхроимпульсов С

Условное обознач.(рис. 3.31, а).

Эти триггеры путем несложной коммутации (соединения) внешних выводов можно превратить в схемы, выполняющие функции RS- , D-и T-триггера.

Поскольку Т-триггер меняет свое состояние на противоположное при подаче каждого единичного сигнала на счетный вход Т, используем аналогичное свойство JK-триггера инвертировать свое состояние при одновременной подаче единичные сигналов на входы J и К. Таким образом, для превращения JK-триггера в Т-триггер достаточно соединить вхо­ды J и К и подавать на них счетные сигналы Т

Условное обознач (рис. 3.31, в)

Чтобы из JK-триггера получить D-триггер, достаточно на вход Jподавать прямое значение сигнала D, а на вход К- инверсное, т.е. необходим лишь один инвертор. При этом единичное значение сигнала D будет вводить триггер через вход J, а нулевое — сбра­сывать через вход К

Условное обознач (рис. 3.31, б).

Наконец, если на вход J подавать сигналы S, а на вход К- сиг­налы R, то JK-триггер будет выполнять функции RS-триггера

Условное ообознач (рис. 3.31, г).

Рассмотренные синхронные триггеры являются одноступенчатыми, т.е. содержат один элемент памяти. В их обозначении используется одна буква T(см., например, рис. 3.31). Устойчивая работа таких триггеров в схемах с передачей информации между триггерами возможна только при условии, что перевод триггера в новое состояние осуществляется после завершения передачи информации о прежнем его состоянии в следующий за ним триггер.