7) Синхронный двухтактный rs – триггер
Триггер - это элементарная ячейка памяти, которая может хранить 2 состояния: либо «0» либо «1». Переход из одного состояния в другое осуществляется скачком. Уровень сигнала на прямом выходе триггера определяется его составляющими в конкретный момент времени.
Ф
ункциональная
схема синхронного RS
– триггера:
В данной схеме присутствует так называемый вход синхронизации C.
Для двухтактного синхронного RS –триггера управление ведется по заднему фронту входа синхронизации и смена сигнала на входе триггера происходит только в том случае если значение счетного входа равно 1-це, если T=0, то смена состояния триггера на происходит.
8) Т – триггер
Триггер- это элементарная ячейка памяти, которая может хранить 2 состояния: либо «0» либо «1». Переход из одного состояния в другое осуществляется скачком. Уровень сигнала на прямом выходе триггера определяется его составляющими в конкретный момент времени.
Данный вид триггеров реализует функцию сложения по модулю 2-а, а также на каждые 2-а входных сигнала на счетном входе «T» получаем один выходной сигнал.
С
хема
асинхронного, двухтактного T
– триггера:
Предположим, что
предыдущее состояние триггера было
нулевое, соответственно ан прямом выходе
Q=0,
а на инверсном
.
В этом случае единичный уровень сигнала
поступает на вход «S»,
нулевой на «R»,
если при этом T=1,
то происходит запись 1-цы в первую ступень
триггера (т.е. 1,2,3,4).
При перемене сигнала на счетном входе «T», т.е. T=0, происходит смена сигнала на выходе второй ступени (т.е. 5,6,7,8), и на прямом выходе T –триггера появляется 1-а.
Управление ведется по заднему фронту.
9) Д- триггер
Триггер- это элементарная ячейка памяти, которая может хранить 2 состояния: либо «0» либо «1». Переход из одного состояния в другое осуществляется скачком. Уровень сигнала на прямом выходе триггера определяется его составляющими в конкретный момент времени.
!!!D – триггер (триггер с задержкой по времени)
Асинхронные D –триггеры являются повторительными, поэтому для практической реализации функции с задержкой времени используются однотактные и двухтактные D –триггеры.
Управление ведется
по переднему фронту единичного сигнала
входа синхронизации. Максимальная
задержка сигнала однотактного D
– триггера на выходе
сигнала на входе.
Двухтактный синхронный D – триггер отличается от однотактного тем, что задержка по времени на Т.
10) JK – триггер
Триггер- это элементарная ячейка памяти, которая может хранить 2 состояния: либо «0» либо «1». Переход из одного состояния в другое осуществляется скачком. Уровень сигнала на прямом выходе триггера определяется его составляющими в конкретный момент времени.
Может реализовывать все функции предыдущих триггеров.
Главное отличие JK – триггера: не имеет запрещенных состояний.
1 – хранение 0-я;
2 – подтверждение 0-я;
3 – установка 1-цы;
4 – переход в противоположное состояние;
5 – хранение 1-цы;
6 – переход в 0-ое состояние;
7 – подтверждение 1-цы;
8 – переход в противоположное состояние;
Карта Карно для JK – триггера:
Сигнал на выходе триггера в последующий момент времени изменяется на противоположный, если J=1, или равен предыдущему если K=0, если J=K=1, то триггер работает в режиме счетного триггера, если размыкается обратная связь, то триггер работает в режиме синхронного RS – триггера, если на J и K одновременно подавать противоположные сигналы, то триггер работает в режиме D – триггера.
Незадействованные входы элементов & являются свободными для наращивания схемы.
