- •1) Логические элементы. Таблицы соответствия, переключательные функции.
- •2) Кнф и днф переход от одной формы к другой
- •4) Карты Карно
- •5) Rs триггер на элементах и-не
- •6) Rs триггер на элементах или-не
- •7) Синхронный двухтактный rs – триггер
- •11) Регистры последовательный и параллельный
- •12) Трехразрядный последовательный регистр
- •13) Универсальный регистр
- •14) Суммирующий счетчик с последовательным переносом
- •15)Вычитающий счетчик с последовательным переносом
- •16) Трехразрядный реверсивный счетчик на 2-х тактном т-триггере
- •17) Счетчик со сквозным переносом
- •18) Кольцевой счетчик
- •19) Дешифраторы
- •20) Прямоугольный дешифратор.
- •21) Каскадный дешифратор.
- •22) Шифраторы
- •23) Сумматоры
- •24) Полусумматор
- •25) Мультиплесоры
- •26) Демультиплексоры
- •27) Зу эвм. Иерархическая структура памяти эвм
- •28) Зу с непосредственной адресацией
- •29) Сверхоперативное зу с непосредственной адресацией
- •30) Ассоциативное зу
- •31) Созу с ассоциативной адресацией
- •32) Комбинационное алу магистрального типа
- •33) Накапливающее алу
- •34)16-Разрядное универсальное алу
- •35) Алу для сложения чисел с фиксированной запятой
- •36) Алу для умножения чисел с фиксированной запятой.
- •37)Четыре способа умножения чисел с фиксированной запятой в алу
- •38) Центральное устройство управления процессором
- •39) Основные характеристики системы прерывания и диаграмма прерываний
- •40) Блок прерываний процессора
- •41) Блок синхронизации процессора.
1) Логические элементы. Таблицы соответствия, переключательные функции.
Таблица соответствия- таблица, в которой приводится все возможные сочетания аргумента функции и соответств. им значение логической функции.
К онъюнкция – логическое умножение
Дизъюнкция – логическое сложение
Элемент Шеффера, И-НЕ
,
Элемент Пирса, ИЛИ-НЕ
,
Элемент неравнозначности
, ,
Э лемент И-ИЛИ-НЕ
Теорема Де Моргана:
2) Кнф и днф переход от одной формы к другой
ДНФ - дизъюнкция элементарных конъюнкций.
Правило. Если переменная в данном объединении имеет значение, равное «1», то она записывается в прямом виде.
Если переменная в данном объединении равна «0», то она записывается в инверсном виде.
Если переменная равна и «0» и «1», в данном объединении, то она из него исключается.
Fднфmin=
КНФ - конъюнктивная нормальная форма- конъюнкция элементарных дизъюнкций.
(a+b)*(b+ *( +c)
Составляется по «0» карт Карно.
Если переменная в данном объединении имеет значение «0», то она записывается в элементарную дизъюнкцию в прямом виде.
Если переменная в данном объединении имеет значение «1», то она записывается в обратном виде.
Если переменная в данном объединении имеет значение и «0» и «1», то она исключается.
3) СКНФ и СДНФ переход от одной формы к другой
4) Карты Карно
Таблица:
а: 0 0 0 0 1 1 1 1
b: 0 0 1 1 0 0 1 1
c: 0 1 0 1 0 1 0 1
f: 1 1 0 0 1 1 0 1
Карта Карно минимизируется по 0 – ям и 1 – ам. Если карта Карно оптимизируется по 0 – ям, то переменные включаются в элементарные дизъюнкции соединенные между собой знаками конъюнкции.
В элементарные дизъюнкции включаются те переменные значение которых равно либо 0-ю либо 1-е.
Для оптимизации карт Карно по 1 – ам, переменные включаются в элементарные конъюнкции соединенные между собой знаками дизъюнкции.
5) Rs триггер на элементах и-не
Триггер - это элементарная ячейка памяти, которая может хранить 2 состояния: либо «0» либо «1». Переход из одного состояния в другое осуществляется скачком. Уровень сигнала на прямом выходе триггера определяется его составляющими в конкретный момент времени.
Для построения RS – триггера на элементах И-НЕ неопределенные состояния заменим 1-ми:
Для построения RS – триггера на элементах И-НЕ преобразуют переключательную функцию по т. Де Моргана:
У правление в данной схеме ведется нулевым уровнем сигнала. Для RS – триггера построенного на И-НЕ элементах реализуется обратная логика, т.е. нулевой уровень сигнала на входе S переводит триггер в единичное состояние. Сочетание R=0 и S=0, является запрещенным для данного триггера. R=1 и S=1 приводит к хранению предыдущего состояния триггера
Временная диаграмма:
6) Rs триггер на элементах или-не
Триггер- это элементарная ячейка памяти, которая может хранить 2 состояния: либо «0» либо «1». Переход из одного состояния в другое осуществляется скачком. Уровень сигнала на прямом выходе триггера определяется его составляющими в конкретный момент времени.
!!!Построение RS – триггера на ИЛИ-НЕ элементах
Для этого в таблице соответствия неопределенные состояния заменим 0-ми. Составим карту Карно:
Д ля данного RS – триггера сигнал R=S=1, является запрещенным, а R=S=0 хранение предыдущего состояния триггера. В триггере реализуется прямая логика, т.е. 1-а на R устанавливает RS – триггер в 0-ое состояние.
С инхронные RS – триггеры содержат код синхронизации и сигнал на информационные входы триггера может быть записан только тогда, когда значение входа синхронизации равно 1-е.
Вход синхронизации также позволяет согласовывать работу триггера с
другими элементами схем.