46. Память DataFlash -структура, операции, применение.

Объём 1-64 Мбит.

Данная память применяется для хранения больших объёмов данных, используется для оцифровки звука, хранения фотографий и т.д. Сферы применения: хранения данных при работе приложений, хранение программ, хранение таблиц констант

Структура памяти DataFlash.

SO – Serial Output

SI – Serial Input

WP – защита по записи

- последовательная или параллельная передача.

Логическая организация памяти.

Есть 3 уровня памяти – сектора, блоки и структуры.

Операции

1 . Чтение/запись на уровне страниц.

2. Стирание на уровне страниц и блоков.

3. Операции чтения:

3.1 Непрерывное чтение

КОП (1 байт), 3 байта адреса (Nстр (13 р.) + N на стр. (11 р.))

3.2 Постраничное чтение

3.3. Чтение буфера

3.4 Чтение слова состояния

	COMP
		Условный код размера DataFlash

4. Операции записи/стирания

4.1 Запись в буферы

4.2 Копирование из буфера

4.2.1 Со встроенным стиранием

4.2.2 Без встроенного стирания

4.3 Запись через буферы

4.4 Стирание страниц и блоков

5. Дополнительные операции

5.1 Копирование страниц из flash в буфер 1 или 2

5.2 Сравнение страниц flash и буфера 1 или 2

5.3 Автоматическая перезапись страниц с использованием буфера 1 или 2

Алгоритмы записи:

1. Запись через буферы.

2. Запись в буфер и копирование.

Эти алгоритмы применяются при последовательной записи страницы за страницей.

Схема взаимодействия МК с DataFlash:

49. 32-разрядные микроконтроллеры на основе ядра ARM7TDMI.

Архитектура МК на основе ядра ARM7TDMI имеет следующие основные особенности

• Высокопроизводительное 32 разрядное ядро

• Внутренняя Flash память с 32 разрядной системной шиной

• Внутреннее ОЗУ (SRAM) с 32 разрядной системной шиной

• Расширенный контроллер прерываний

• Встроенные средства каналов ввода –вывода

Рис Упрощенная схема МК SmartARM

МК содержит ряд устройств

SRAM память – Статическая оперативная память размещенная на кристалле, может иметь объем 8/16/32/64 Кбайт

Flash – память Размещенная на кристалле Flash – память может иметь объем 32/64/128/256 Кбайт. Она используется для хранения программ и данных. Встроенный контроллер обеспечивает чтение и запись данных во Flash-память, установку и снятие защиты блоков памяти от случайного и несанкционированного чтения и записи

Периферийный контроллер прямого доступа к памяти PDC.Для обмена данными между оперативной памятью и периферией имеется контроллер PDC, задача которого заключается в организации обмена данными между памятью и периферией без участия ядра. Также МК этой серии содержат контроллер управления памятью PMC используемый для распределения тактовой частоты на ядро и периферийные модули.

1. Структура многоуровневой системы управления. Решаемые задачи и требования к системе. (1)

2. Структура и устройства управляющей микропроцессорной системы. Способы аналоговой обработки данных.(2)

3. МП-системы гарвардского и принстонского типа, с трехшинной и двухшинной системной магистралью. (3-4)

4. Схемы сопряжения устройств ОЗУ, ПЗУ и портов ввода/вывода с шинами системной магистрали.(5-6)

5. Применение дешифраторов, ППЗУ и ПЛМ в схемах выборки устройств МП-системы.(7-8)

6. Структура и интерфейс 8-разрядного микропроцессора.(9-10)

7. Цикл выполнения команды 8-разрядного микропроцессора.(11)

8. Диаграмма машинного цикла 8-разрядного микропроцессора. Типы машинных циклов, используемых при выполнении команд. Диаграмма цикла микроконтроллера MCS-51.(12)

9. Системный контроллер МП – системы и системные сигналы управления.(13)

10. Программистские модели 8-разрядных микропроцессоров (ресурсы, способы (14)

представления данных и виды адресации, слово состояния программы). Работа со стеком.

11. Структура и интерфейс микроконтроллеров с архитектурой CISC (на примере MCS-51). (15-16)

12. Логическая организация памяти микроконтроллера MCS-51.(17)

13. Характеристика системы команд микроконтроллера МCS-51. Слово состояния программы, типы данных, способы адресации. Организация ветвлений в программах.(18)

14. Базовые арифметические операции целочисленной 8-разрядной двоичной арифметики. (19)

15. Операции умножения/деления двоичных чисел.(20-21)

16. Арифметическая обработка многобайтных операндов в микропроцессорах и микроконтроллерах с 8 – разрядной архитектурой.(22)

17. Сложение-вычитание многобайтных 2-10 чисел в 8-разрядных микропроцессорах и микроконтроллерах.(23-24)

18. Логическая обработка данных в микроконтроллерах. Битовые операции. Вычисление логической функции, аргументы которой поступают по входным линиям порта (задача). (25)

19. Программная реализация временной задержки с заданным временем

(задача). Расчетные зависимости.(24)

20. Принципы организации ввода-вывода данных в микропроцессорных системах.(26)

21. Порты параллельного синхронного ввода-вывода МП систем. Программирование ввода-вывода.(27)

22. Схемы портов параллельного асинхронного ввода-вывода МП – систем. (28-29)

23. Структурная схема параллельного программируемого интерфейса. Основные режимы работы.(30)

24. Организация ввода-вывода данных по запросам прерываний от схемы программируемого параллельного интерфейса. (31)

25. Схемы и принципы работы двунаправленного (P0) и квазидвунаправленных портов

(P1, P2, P3) микроконтроллеров MCS-51. (32-33)

26. Режимы работы портов ввода-вывода микроконтроллеров AVR. (34)

27. Параллельный обмен данными с внешними устройствами в микроконтроллерных

системах. Обмен с квитированием. (35-36)

28. Схема, основные режимы работы и программирование таймера микроконтроллера

MCS51. (37-38)

29. Применение таймеров MCS51 для отсчета времени, измерения длительности

сигнала, подсчета событий, формирования периодических сигналов.(39)

30. Таймеры микроконтроллеров AVR. Использование таймеров для сравнения, захвата

событий, формирования ШИМ-сигналов, в сторожевом режиме.(40-41)

31. Основные функции системы прерываний.(42)

32. Способы программной и аппаратной идентификация запроса прерываний в

одноуровневых и многоуровневых системах прерываний.(43-44)

33. Механизм обработки векторных прерываний в МП-системах с помощью команд

RST n и CALL addr. (45)

34. Контроллер прерываний. Структура, интерфейс, способы обработки прерываний.

(i8259, К580ВН59)(46-47-48)

35. Построение системы прерываний с несколькими контроллерами. Идентификация

запроса прерываний. (49)

36. Программирование контроллера прерываний. Назначение управляющих слов при

инициализации контроллера и во время работы.(50-51)

37. Система прерываний микроконтроллера MCS51. Работа со стеком.(52-53)

38. Структура и основные режимы работы канала последовательного ввода-вывода

UART микроконтроллера MCS-51. (54)

39. Программирование приёма/передачи данных по каналу UART между двумя

микроконтроллерами.(55)

40. Организация обмена данными между микроконтроллерами при работе в сети.(56)

41. Схема интерфейса микроконтроллера MCS-51 с внешней памятью программ, внешней памятью данных и дополнительными портами ввода-вывода.(57)

42. Типовой цикл работы микроконтроллера MCS-51. Примеры выполнения команд 1-байтовых, 2-байтовых, с обращением к внешней памяти данных.(58)

43. Применение АЦП и ЦАП в МП-системах.(59-60-61)

44. Устройства энергонезависимой памяти с последовательным интерфейсом (на

примере AT25, AT45).(62-63)

45. Память DataFlash -структура, операции, применение.(64-65)

46. AVR - микроконтроллеры. Архитектура и назначение устройств.(66)

47. Организация адресного пространства микроконтроллеров AVR, способы адресации

памяти программ и памяти данных.(67-68)

48. Интерфейсы последовательной связи SPI.(69)

49. Интерфейсы последовательной связи I2C. Программная и аппаратная реализация в

микроконтроллерах AVR.(70)

50. Системы на кристалле.(71-72)