![](/user_photo/2706_HbeT2.jpg)
- •1. Величины и способы формирования напряжений логических уровней. Высокоимпедансное состояние выхода.
- •2. Вычитание чисел в обратном и дополнительном кодах.
- •3. Вычитатель, работающий в дополнительном коде.
- •4. Вычитатель, работающий в обратном коде.
- •5. Иерархия шин современных персональных компьютеров. Структура пэвм.
- •6. Конфигурируемая логическая матрица и-или.
- •7. Методы выбора микропроцессоров
- •8. Многовходовой элемент логического умножения: схема монтажного «и»
- •9. Обмен по магистрали с мультиплексированной шиной адрес/данные.
- •10. Обмен по магистрали с разделенными шинами адрес/данные
- •12. Параллельный сумматор.
- •13. Полувычитатель и вычитатель
- •14. Полусумматоры и сумматоры
- •15. Понятие макроячейки программируемых логических интегральный схем.
- •17. Последовательный сумматор
- •18. Построение комбинационных схем по булевой функции, заданной таблицей истинности.
- •19. Правила перевода чисел из одной системы счисления в другую
- •20. Представление информации в эвм. Представление чисел в обратном и дополнительном коде. Числа с плавающей и фиксированной запятой.
- •21. Представление команд в эвм. Cisc, risc, нульоперандные процессоры.
- •22. Принципы фон Неймана.
- •23. Программируемые логические интегральные схемы: основные понятия.
- •24. Системы счисления. Их виды. Способы записи чисел.
- •25. Состав и назначение элементов процессора. Функции алу.
- •26. Способ построения двунаправленного буферного элемента.
- •27. Способ построения трехстабильного буферного элемента.
- •28. Способы табличного и модульного умножения.
- •29. Способы умножения чисел.
- •30. Табличные и модульные умножители.
- •31. Умножитель, использующий многократное сложение.
- •32. Умножитель, использующий операции сложения и сдвига.
- •33. Универсальный сумматор-вычитатель, работающий в дополнительном коде.
- •3 4. Условные графические обозначения микросхем.
- •35. Физические принципы построения вычислительных машин. Классификация эвм.
- •36. Элементы алгебры логики. Законы булевой алгебры.
- •37. Элементы микропроцессорных систем: постоянная и оперативная память.
- •38. Элементы микропроцессорных систем: регистры, дешифраторы, шифраторы.
- •39. Элементы микропроцессорных систем: счетчики, мультиплексоры.
- •40. Элементы микропроцессорных систем: триггеры и регистры.
- •41. Этапы развития вычислительной техники, поколения и перспективы развития эвм.
- •42. Физические принципы построения вычислительных машин.
15. Понятие макроячейки программируемых логических интегральный схем.
В современных микросхемах ПЛИС, как правило, идет организация внутренней структуры на основе матрицы И, функционального элемента ИЛИ, следующего управляемого инвертора и триггера. Данная совокупность блоков называется макроячейкой.
17. Последовательный сумматор
Предназначен для осуществления операций сложения чисел в последовательном коде
1) В сдвиговые регистры операндов заносятся значения операндов.
2) Сумматор выполняет сложение двух младших разрядов и выдает значение суммы на вход сдвигового регистра, а значение переноса на вход D-триггера
3) Подается импульс сдвига. Выходной сдвиговый регистр запоминает бит суммы, D-триггер запоминает бит переноса, входные сдвиговые регистры сдвигаются на 1 разряд вправо
4) Повторяем шаги 2-3 для всех разрядов числа
18. Построение комбинационных схем по булевой функции, заданной таблицей истинности.
Записать логическую функцию У
Представить логическую функцию в виде электронной схемы.
Алгоритм по 1 шагу:
1а) выбираются из таблицы истинности строки, значения функции в которых равно единице, остальные строки игнорируются.
1b) для каждой из оставшихся строк формируются с помощью функции логического умножения, так называемые термы, причем если значение операнда в выбранной строке из таблицы истинности равно 0 – операнд в терме используется с инверсией, а если равно 1 тогда без инверсии (в прямом виде)
термы:
1c) полученные термы объединяются с помощью логического сложения.
1d) полученную логическую функцию упрощают с помощью законов алгебры-логики
19. Правила перевода чисел из одной системы счисления в другую
1. Табличный метод используется для преобразования чисел, заданных в системах счисления, основания которых кратно двум
С316 =1100 00112 =011 000 0112 (байт)=3038
Из 16 в 8 или из 8 в 16 только этим способом!!!
2. Метод, использующий вес разряда –основан на представлении числа в виде степенного ряда.
1100112=1*25 + 1*24 + 1*21 + 1*20 =5110
Арифметические операции для получения суммы степенного ряда выполняются в той системе счисления, в которую производится преобразование.
3. Метод деления. перевод чисел из одной системы счисления в другую с произвольными основаниями
1910=100112 Деление продолжается до тех пор, пока не получится число меньше основания. Записываем преобразованное число, начиная с конца.
4. Преобразование дробных чисел. Умножаем на основание системы счисления, если получается целая часть числа, мы ее используем, оставшуюся дробную часть без целой продолжаем умножать. Когда получится либо требуемое количество разрядов, либо когда дробная часть станет нулевой, останавливаемся.
0,62510=0,1012
Смешанные числа преобразуются: целая часть своим способом, дробная- своим.