49. Схема управления регулятором напряжения.
Схема содержит синхронизатор 1; дискриминаторы 2, 3, 4; JK-триггеры 7, 8, 9 и драйверы 17, 18, 19 управления транзисторными модулями 20, 21 для каждой фазы питающего напряжения; генератор тактовых импульсов 6; элемент 5, задающий начало и конец пульса напряжения на фазе нагрузки в соответствии с законом его ШИМ, а также группу логических элементов 11…16 типа 2И-НЕ, контролирующих включенное-отключенное состояние силовых транзисторов регулятора UZ, и элемент 10, накладывающий ограничение на работу драйверов в зависимости от функционирования защитных устройств транзисторных модулей. Синхронизатор в данной схеме выполняет три функции: первая состоит в гальванической развязке сети, с которой синхронизируется система управления силовыми транзисторами регулятора, вторая – в выделении участков напряжения силовой цепи, на которых управляются силовые транзисторы (участки a – b, a – e, e – c, рис. 42, 47), а третья – в преобразовании аналогового сигнала (синусоидальных напряжений на входе синхронизатора) в цифровой сигнал (в комбинацию логических единиц и нулей на выходе синхронизатора). Первая и третья функции выполняются путем использования в схеме синхронизатора оптронных пар. Вторая – схемным решением синхронизатора. Основную функциональную роль в работе системы управления играют дискриминаторы. Каждый дискриминатор имеет (рис. 5.20):
–
два синхронизирующих
входа: X1 – с положительной полуволной
напряжения, X2 – с отрицательной полуволной
того же напряжения;
– два управляющих входа: X3, разрешающий формировать передний фронт пульса выходного напряжения, и X4, разрешающий формировать задний фронт этого пульса;
– два информационных входа: X5 и X6 о включенном и выключенном состоянии двух других фаз;
– два выхода Y1и Y2, задающих состояния JK-триггеров, необходимые для управления силовыми транзисторами регулятора. На участке a – b напряжения любой фазы синхронизирующий сигнал Х1 каждого дискриминатора имеет логическое значение, равное «1», на участке b – c или b – e – равное «0», на участке c – d – равное «0», а синхронизирующий сигнал Х2 этого же дискриминатора имеет на участке a – b логическое значение, равное «0», на участке b – c или b – e – равное «0», на участке c – d – равное «1».