22. Цифровые элементы автоматики. Делители.

Делители. Делитель — это цифровой узел, предназначенный для деления числа входных импульсов или частоты их следования на заданный коэффициент. Особенность делителя состоит в том, что он имеет один выход. Коэффициент деления схемы может быть постоянным, переменным или программируемым. В основу делителей положены двоичные счетчики. Делители с переменным коэффициентом деления могут быть построены по следующим схемотехническим вариантам:

• с предустановкой исходного состояния, от которого ведется счет, до переполнения счетчика;

• с установкой заданного промежуточного состояния, до которого, начиная с нулевого состояния, ведется счет входных импульсов, а затем результат сбрасывается, и процедура счета выполняет новый цикл.

Р ассмотрим пример схемного решения делителя по первому варианту, рис. 26. Кодом входных (D₁, D₂, D₃, D₄) информационных импульсов задается коэффициент деления, т. е. число состояний счетчика. Выход сигнала переноса Р через инвертор соединенный со входом V. Под воздействием входных импульсов счетчик проходит последовательно свое состояния от исходного, первоначально установленного, до конечного, при котором он заполняется единицами и формирует на выходе сигнал переноса. Сигнал переноса поступает на V вход. По этой команде опять осуществляется запись исходного состояния счетчика, т. е. запись кодовой комбинации, выставленных на информационных входах. В дальнейшем цикл деления входной частоты импуль-

сов повторяется

Рассмотрим схемотехническое решение второго варианта, рис. 27. В схемотехническом решении этого варианта ис

пользован компара

Рис. .27. Делитель частоты

тор. На входы компаратора поданы, во-первых, выходной код счетчика и, во-вторых, опорный код, соответствующий коэффициенту деления. При достижении счетчиком состояния, код которого равен опорному коду, компаратор формирует на выходе сигнал высокого уровня и переводит RS–триггер в единичное состояние.

Это логическая единица по обратной связи устанавливает счетчик в нулевое состояние. Кроме этого, триггер исключает возможность сбоя схемы из-за разброса временных параметров разрядов счетчика.

Рассмотрим схему делителя с постоянным коэффициентом деления, рис. 28. В данной схеме только два выхода счетчика СТ1 (DD1) имеют соединения, по которым могут проходит импульсы дальше в схему, причем те, которые по счету дают число, равное 9 (1·2³ + 0·2² + 0·2¹+ 1·2⁰ = 8 + + 0 + 0 + 1 = 9). Счетные импульсы одновременно поступают на тактовый вход счетчика СТ1 и на вход Set триггера Т, который в силу этой причины находится в нулевом состоянии. Появление при счете на активных выходах логических единиц приводит к установке триггера Т в единичное состояние – Q = 1. В результате этого

п о обратной связи счетчик обнуляется, т. е. на его активных выходах имеются логические нули. Триггер же переводится в нулевое состояние десятым импульсом, при

Рис. .28. Делитель частоты с постоянным коэффициентом деления

шедшим на его вход R. Таким образом, выполняется деление входного числа импульсов на 9. Набор активных выходных уровней счетчика совместно с элементом типа И позволяет изменять коэффициент деления от 1 до 16.

Для построения делителей могут использоваться и регистры сдвига. В качестве примера рассмотрим схему делителя на основе пятиразрядного счетчика, рис. 29.

Р абота данного делителя можно охарактеризовать временной диаграммой, рис. 31. Она отражает, то что в течении первых пяти тактов регистр заполняется единицами, а в течении последующих пяти тактов регистр сдвига заполняется нулями, поскольку выходная логическая единица последнего разряда регистра начинает заполнение его нулями. Следовательно, цикл смены всевозможных состояний регистра равен десяти тактам. Таким образом, коэффициент деления данного регистра равен удвоенному числу разрядов регистра. Эти счетчики носят название счетчиков Джонсона.