Обмен информации в эвм

0. Сигналы адреса, данных и управления

1. Организация магистралей. Распределение ресурсов в эвм

(1)

Функционирование ЭВМ определяется жесткой последовательностью сигналов адреса, управления и данных. При этом сигналы управления наиболее изменчивы. Они активизируют различные функциональные блоки и поэтому зависят от режима работы, от типа выполняемой команды. Сигналы адреса наиболее постоянны. Источник этих сигналов – процессор. Они всегда однонаправлены от процессора и для того, чтобы увеличить их мощность (по току) стремятся ША формировать через буфер (например, регистр). Если такой имеет три состояния, схема может работать в режиме прямого доступа к памяти (ПДП). Когда источником адреса становится контроллер ПДП, а регистр переводится в третье состояние, отключая процессор от шины. Разрядность ША – типовая в контроллерах 16,20,24,32.

В общем случае необязательно все разряды адреса передавать через буфер. Через него пересылаются те разряды, которые использованы в нескольких функциональных блоках. На временной диаграмме сигналы адреса показывают следующим образом:

Поскольку ША многоразрядная, такая запись показывает, что адрес на различных разрядах может быть «1» и «0» одновременно.

Сигналы данных также представлены шиной. Ее разрядность 8,16,32. В отличие от адреса эта шина двунаправлена. В качестве буфера данных применяют двунаправленные регистры и шинные формирователи типа АП (589АП2) и элементы ВА (588ВА1).

Поскольку ШД не ограничена по длине, следует всегда для проверять нагрузочную способность буферных элементов. И в случае на выполнения выбирать требуемую схему. Буферы обязательны.

Шина управления (ШУ) объединяет достаточно условно сигналы для активизации. (вкл., выкл.) отдельных функциональных кнопок. Каждый такой сигнал индивидуален и объединяют их в шину только для упрощения структурной схемы. Представленная структура является трехшинной. Поскольку сигналы управления объединены в самостоятельную шину.

На практике обычно применяют двухшинную или одношинную организацию. При этом сигналы управления не показывают.

Сигналы данных на временной диаграмме отображаются в интервале активного адреса, аналогичной длины.

Сигналы управления. Каждый имеет строго определенное значение, и отображается двойной линией.

Последовательность прохождения сигналов:

Процессор выставляет на ША текущий адрес. По этому адресу из ПЗУ по сигналу чтения на ШД передается код операции (КОП). Буфер данных при этом настроен на прием. Поэтому КОП фиксируется в регистре процессора. Процессор приняв КОП расшифровывает его и настраивает собственные связи на выполнение текущей операции. Эта последовательность сохраняется при обращении к ОЗУ, ВЗУ и т.д.

(2) Современные вычислители строятся по магистрально-модульному принципу (ММП). Он подразумевает, что обмен информацией производится между двумя модулями: источником и приемником. При этом большинство модулей могут быть источниками: процессор, ПЗУ, ОЗУ, устройства ввода информации. Приемники: процессор, ОЗУ, устройства вывода.

Связь между источником и приемником – по магистралям данных. Адресные же сигналы необходимы для выделения второго блока: первый – процессор, а второй – ячейка (регистр, ОЗУ, ПЗУ). Простейшая структура модульного типа представляет из себя печатную плату с системой шин, на которых помешены розетки для подключения функциональных блоков. Если поменять расположение блоков в розетках, то изменится адрес этих блоков. В универсальных системах этот способ приводит к изменению приоритетов. Но при этом следует учитывать, что сигналы управления также следует скоммутировать. Помимо двухшинной организации вычислители строятся с совестной шиной адреса и данных.

При этом сигналы адреса и данных по шине передаются последовательно один за другим.

При таком способе время цикла возрастает, но аппаратные затраты (площадь под металлические слои) меньше. Эта организация больше приспособлена к модульному подходу: каждая розетка имеет связь со всеми разрядами адреса и данных и всеми сигналами управления. Отсюда замена модулей в розетках не требует изменения в коммутации сигналов управления. Т.е. это более удобно для модульного построения.

Межмагистральная организация вычислителей.

Процессор вместе с сопроцессором объединяется по локальной шине т.е. все сигналы доступные главному процессору находятся и сопроцессоре. Локальная шина через буферы связана с системной шиной, которая объединяет основные функциональные блоки. Эти блоки распределены по функциям: память – шина М, объединяющая модули памяти, шина расширения Х – через которую подключены внешние устройства. Эти шины также буферизованы. Наличие буферов позволяет коммутировать сразу шины или процессор с сопроцессором от системной шины S. Дальнейшее расширение модульного подхода привело к появлению архитектуры открытых систем. Конкретные сигналя на ША и ШД при модульном построении должны быть определены, это достигается использованием стандартов.

Распределение ресурсов в ЭВМ.

Главный ресурс в ЭВМ – объем памяти. Поэтому распределение адресного пространства определяет архитектуру вычислителя.

Принято все адресное пространство изображать прямоугольником. Нижний слой имеет 0000 адреса, верхний FFFF. Все адреса следует разделить, распределить между ПЗУ, ОЗУ, ВУ. Кроме того часто в адресном пространстве выделяют экранное ОЗУ, а также BIOS. Обращение к той или иной области через адресное пространство, наиболее часто для этой цели используют дешифратор.