22 Комбинационные логические устройства

22.1 Синтез логических устройств

Любое логическое устройство выполняется на конкретной элементной базе. Перед проектированием составляется алгоритм работы и записывается ФАЛ устройства. Для построения любых устройств достаточно иметь:

2И – HЕ, Переход

При реализации логического f встречаются случаи когда логические элементы имеют больше входов, чем число переменных, поэтому некоторые входы остаются свободными. В реальных условиях свободные входы оставлять не допускается. Два способа подключения неиспользованных входов:

1. неиспользованный вход соединяется со входом на который подается переменная.

2. на неиспользованный вход подается пассивный уровень для данного логического элемента.

Пассивным – называется логический сигнал (о или t), который не меняет состояние элемента.

22.2 Типовые комбинационные устройства

Дес. Код	Д	С	В	А
0 1 2 3	0 0 0 0	0 0 0 0	0 0 1 1	0 1 0 1
4 5 6 7	0 0 0 0	1 1 1 1	0 0 1 1	0 1 0 1
8 9	1 1	0 0	0 0	0 1

К типовым комбинационным устройствам относятся шифратор, который преобразует десятичный код в двоичный, для синтеза шифратора необходимо составить таблицу состояния.

А = 1+3+7+9+5=25

В = 2+3+6+7=18

С = 4+5+6+7=22

Д = 8+9=17

Избыточные состояния можно использовать для минимизации.

Шифратор – преобразователь кодов

Дешифратор – выполняет обратную операцию

Мультиплексор – устройство выполняющие коммутацию (соединение нескольких входов на один выход), при нем номер входа определяется адресом, например, нам необходимо

F = до * А₀ * А₁ + Д₁ * А₀ * А₁ + Д₂ * А₀ * А₁ + Д₃ * А₀ * А₁

MX

F

Демультиплексор – устройство которое подключает единственный вход на множество выходов.

23 Последовательностные логические устройства

23.1 Триггеры

Триггерные устройства (триггеры) предназначены для запоминания цифровой информации. Могут быть построены на транзисторах, логических элементах, операционных усилителях и других устройствах. Обычно триггер имеет как минимум одно устойчивое состояние. Триггер строится на двух усилительных каскадах, которые охватывают полож. обр. св. Триггеры бывают асинхронные и синхронные. Триггеры имеют один либо два выхода, один – прямой, другой – инверсный. Входы триггера определяют его функциональные возможности.

RS- триггер, который служит как ячейка памяти. Вход S – вход установки (на прямом выходе устанавливает логич. 1.. 2ой входы.). R- вход сброса, на прямом выходе – логич. 0. Выход триггера обозначается Q.

Q-прямой - инверсный

Состояние триггера характеризует его таблица состояния. Указанный триггер может находиться в двух устойчивых или неустойчивых состояниях.

R Q

(0)

1 (1)

0 1 (0)

S

R S

0 0 0 0

0 1 0 1

1 0 0 0

1 1 0 *

0 0 1 1

0 1 1 1

1 0 1 0

1 1 1 *

*запрещённое состояние для этого триггера.

DD1

RS - триггер является асинхронным.

D - триггер синхронный.

Информация на входе D появляется.

D0

C0

Q0

T-триггер

Q 01

10

вход

10

U

0

Tтр – делитель частоты, на Ттр строятся пересеченные схемы.

0

Q

0