Введение

С развитием технологии цифровых интегральных схем появилась возможность создавать сложные устройства обработки цифровой информации в виде компактных микросхем. Однако увеличение сложности реализуемого алгоритма обработки, как правило, сужает область его применения. Устранить противоречие между сложностью БИС и ее универсальностью удалось за счет программирования выполняемых микросхемой функций.

Широкую популярность микропроцессоры получили благодаря своим высоким функциональным возможностям и эксплуатационным характеристикам, придавшим средствам вычислительной техники и автоматики качественно новые свойства: появились и получили широкое распространение микрокалькуляторы, микроЭВМ, персональные ЭВМ, интеллектуальные роботы. Такие характеристики микропроцессоров как малые габариты, масса, потребляемая мощность позволили применять их в областях, в которых использование традиционных средств вычислительной техники было принципиально невозможным.

В настоящее время промышленностью освоено и серийно выпускается более пятнадцати микропроцессорных комплектов БИС различной, архитектуры. Развитие элементной базы микропроцессоров при этом идет по нескольким, взаимодополняющим направлениям, что обеспечивает возможность гибкой адаптации архитектуры систем управления требованиям конкретных применений и специфике условий их эксплуатации.

Содержанием курсового проекта является разработка микропроцессорной управляющей микроЭВМ, реализующей заданные взаимодействия с объектом управления (ОУ) и разработка программных средств системы, обеспечивающих выполнение заданного алгоритма управления.

1 Расшифровка технического задания

Управляющая ЭВМ проектируется на базе однокристального микропроцессора или однокристальной микро-ЭВМ и включает в себя следующие основные устройства: процессорный модуль;

-память, состоящую из ОЗУ и ПЗУ;

-устройства параллельного ввода/вывода для связи с ОУ;

-блок последовательного канала для связи с ЭВМ верхнего уровня;

-программируемый системный таймер;

-контроллер прерываний;

-контроллер прямого доступа в память;

-пульт управления.

Все модули (устройства) системы объединяются интерфейсом (магистралью), требования к которому определяются заданным типом микропроцессора (микро-ЭВМ). В качестве микропроцессора предложен микропроцессор Z80.

В структуру ОУ входит устройство, принимающее массив данных из ПЗУ (ОЗУ) в режиме прямого доступа в память (ПДП). Запрос на ПДП возникает асинхронно по отношению к процедуре управления.

Типы БИС, на которых должен быть реализован блок памяти:

БИС ОЗУ – К565РУ6;

БИС ПЗУ – К573РФ2.

Блок последовательного обмена предназначен для передачи на микро ЭВМ верхнего уровня информации о состоянии процесса управления.

Системный таймер должен обеспечивать отсчет временных задержек, реализуемых при работе алгоритма управления.

Устройства ввода для связи с ОУ должны обеспечивать ввод в процессорный модуль значений Х1, Х2, Х3, Х4 двоичных датчиков, а также 8-разрядных двоичных кодов NU1,NU2,NU3 принимаемых с выходов АЦП.

Контроллер прерываний обеспечивает фиксацию запросов на прерывание от различных источников и дисциплину обслуживания запросов.

Алгоритм управления определяется функциями:

y1=  X2  X3; t1=200мкc,

где Х1, Х2, Х3– значения двоичных датчиков;

y2=max (NU1; NU2+К), t2=50мкс, t3=80мкс,

где NU1, NU2 – 8-разрядные двоичные коды;

К – устройство ввода константы с пульта оператора;

t1, t2, t3 – длительность управляющих сигналов.

В системе необходимо предусмотреть следующие линии запроса на внешние прерывания:

INT0 – отказ источника питания;

INT1 – сигнал х_а аварийного датчика ОУ;

INT2 – запрос от пульта управления;

INT3 – запрос от микроЭВМ верхнего уровня.

Программное обеспечение системы разрабатывается на языке Ассемблер соответствующего микропроцессора и включает следующие основные модули:

- модуль начальной инициализации системы;

- модуль управления;

- программы обслуживания прерываний, в том числе драйвер последовательного канала.

2 РАЗРАБОТКА ПРОЦЕССОРНОГО МОДУЛЯ, ИНТЕРФЕЙСА И УТОЧНЕННОЙ СТРУКТУРНОЙ СХЕМЫ.

2.1 Архитектура микропроцессора Z-80

Архитектура микропроцессора Z-80 фирмы ZILOG основывается на архитектурных принципах микропроцессора 8080 и позволяет выполнять все 78 команд этого микропроцессора, а также 80 дополнительных команд. Всего микропроцессор Z-80 имеет 696 кодов операций (в отличие от 244 кодов микропроцессора 8080).

К числу особенностей микропроцессора Z-80 относятся: использование для питания лишь одного источника напряжением "+5В", наличие однофазного внешнего синхрогенератора, 17 внутренних регистров и встроенная схема регенерации ОЗУ.

Организация МП Z80 отмечена следующими основными особенностями:

- трехшинной структурой с шинами адреса, данных и управления;

- наличием регистровой памяти, образованной программно доступными общими и специализированными регистрами, а также регистрами вре­менного хранения;

наличием двух (главного и вспомогательного) аккумуляторов, флаговых регистров и наборов РОН;

- магистральным принципом связей, реализованным в виде связываю­щей основные узлы МП двунаправленной шины данных, имеющей ширину, равную длине слов, обрабатываемых микропроцессором (8 разрядов);

- наличием 16-разрядной шины адреса обеспечивающей возможность прямой адресации любого байта в памяти емкостью 64 Кбайт; Z80 имеет два набора восьмиразрядных регистров (А — L) и столько же флаговых регистров (F). В каждый момент активен и программно доступен только один набор.

Все способы адресации памяти можно разделить на:

1. прямой, когда исполнительный адрес берется непосредственно из команды или вычисляется с использованием значения, указанного в команде, и содержимого какого-либо регистра (прямая адресация, регистровая, базо­вая, индексная и т.д.);

2. косвенный, который предполагает, что в команде содержится значе­ние косвенного адреса, т.е. адреса ячейки памяти, в которой находится окончательный исполнительный адрес (косвенная адресация). Z80 применялся в машинах Sinclair ZX, Sinclair Spectrum, Tandy TRS80.

2.1.1 Назначение выводов микропроцессора Z-80

Микропроцессор Z-80 - это микросхема с 40 выводами, пронумерованными от 1 до 40. Рассмотрим функции выводов. Вывод 11 напряжение питания +5в. Вывод 29- общий. Вывод 06- тактовый вход. В SPECTRUMe используется тактовая частота 3.5 МГц. Вывод 07-10, 12-15- информационная шина. Вывод 1-5,30-40- адресная шина. Оставшиеся 13 выводов присоединены к линиям, которые несут управляющие сигналы. Вывод 21- линия считывания RD. Эта линия становится активной, когда байт информации должен быть считан из памяти или порта.

Вывод 22- линия записи WR. Эта линия активна, когда байт информации должен быть записан в память или в порт. Вывод 19- запрос памяти MREQ. Эта линия активна в тех случаях, когда требуется обращение к памяти. Байт информации считывается из памяти в соответствии с адресом, помещенным на адресной шине. Далее, в соответствии с откликом на сигналы RD и MREQ, байт информации поступает на информационную шину, с которой эта информация в дальнейшем считывается микропроцессором. Для записи байта данных в память микропроцессор помещает требуемые адреса на адресную шину и требуемую информацию на шину данных. Сигналы MREQ и WR активизируются, и байт данных записывается в память.

Вывод 28- линия регенерации RFSH. Она используется для регенерации динамической памяти. Частично используется для формирования TV сканирующих сигналов. Вывод 27- активизируется при выполнении машинного цикла М1 и показывает, что проходящий машинный цикл обработки команды находится в состоянии "ввода кода операции" при выполнении некоторой команды. Сигнал М1 при выполнении двухбайтовой команды формируется при вызове каждого байта кода операции. Сигнал M1 появляется вместе с сигналом IORQ в цикле приема прерывания. Выборка инструкции требует, чтобы все три сигнала MI, MREQ и RD были активизированы. В то же время выборка байта данных из ячейки памяти требует, чтобы только MREQ и RD были активизированы. Время необходимое для выборки инструкции - 1.14мкс, что составляет 4 такта.

Вывод 20- линия выход lORQ. Эта линия активна при выполнении команд IN или OUT. Вывод 18- останов HALT. Линия активизируется при выполнении команды HALT. Вывод 25- линия запроса BUSRQ.

Z-80 позволяет внешним устройствам использовать адресную и информационную шину в режиме пропуска цикла. Запрос микропроцессору пропустить следующий цикл выполняется внешними устройствами путем активизации этой линии. Вывод 23- линия подтверждения, BUSAK. Микропроцессор подтверждает запрос остановки после выполнения команды и активизирует эту линию.

Оставшиеся 4 вывода находятся под контролем пользователя. Вывод 26- линия сброса, RESET. Используется для инициализации микропроцессора. Она активизируется при включении питания. Сброс может быть осуществлен в SPECTRUMe соединением линий RESET и GND. Вывод 24- линия ожидания WAIT. "Медленная" память может требовать большего времени для цикла считывания или записи и об этом сообщает микропроцессору путем активизации линии WAIT.

Вывод 17- "немаскируемое прерывание" NMI. Активизация этой линии приводит к остановке выполнения микропроцессором текущей программы, и вместо нее микропроцессор выполняет программу прерывания, записанную специально для этой цели. В SPECTRUMe немаскируемое прерывание требует системного сброса, который выполняется записыванием 0 по адресу 23728.

Вывод 16- "маскируемое прерывание", INT. В SPECTRUMe сканирование клавиатуры и обмен в режиме реального времени называется "управляемым прерыванием". Это означает, что электроника системы каждые 1/50 секунды активизирует INT, вызывая остановку выполнения микропроцессором основной программы и, вместо этого, выполнение программы сканирования клавиатуры. Способность Z80 реагировать на INT может управляться программистом специальными машинными командами.