Добавил:
Опубликованный материал нарушает ваши авторские права? Сообщите нам.
Вуз: Предмет: Файл:
курсовой проект / МП К1810ВМ86 / Курсовая работа МУСУ2.doc
Скачиваний:
76
Добавлен:
21.02.2014
Размер:
2.3 Mб
Скачать

Введение

Микроэлектроника, заявившая о себе в начале шестидесятых годов, сегодня оказывает решающее влияние на техническое перевооружение во всех областях радиоэлектроники. Цифровая техника - самое перспективное направление в сов­ременной электронике, в науке, народном хозяйстве, в учебном процессе в обще­образовательных школах, лицеях, техникумах, институтах и университетах. Без нее немыслим дальнейший научно-технический прогресс.

Постоянное повышение требований к качеству и надежности - характерная черта современного производства. Это обстоятельство приводит к необходимости постоянно модернизировать соответствующие информационно - управляющие системы. При этом, если эксплуатационные особенности, точность работы, наде­жность узлов системы, являющихся объектами контроля и управления (датчики, сигнализаторы, измерители и т.д.) не будут соответствовать функциональным и коммутационным возможностям устройств микропроцессорной техники, то расс­читывать на существенное улучшение свойств модернизируемой системы вряд ли стоит.

Существенным отличие МП од других элементов радиоэлектроники является замена физического, схемного метода реализации заданных функций, математическим программным методом.

Этот метод предоставляет проектировщику большие возможности, т.е. снимает ряд физических ограничений при реализации различных функций, обеспечивает независимость характеристик от физических условий применения. Важным свойством МП является высокая гибкость, возможность быстрой перенастройки при необходимости даже значительных изменение в алгоритмах управления.

Целью курсового проекта является разработка микропроцессорной управляющей микроЭВМ, реализующей заданные взаимодействия с объектом управления (ОУ) и разработка программных средств системы, обеспечивающих выполнение заданного алгоритма управления.

  1. Расшифровка и анализ задания

Задание на курсовой проект включает в себя набор исходных данных и ограничений для проектирования управляющей микроЭВМ.

Задание определяет:

- базовый микропроцессор К1810ВМ86, на основе которого требуется построить управляющую микроЭВМ.

- алгоритм управления определяется в задании видом функций f1 и f2 , длительностями управляющих сигналов t1, t2, t3, необходимо при срабатывании аварийного датчика (INT1) сформировать на пульте аварийную сигнализацию светодиодом (2Гц).

]

мкс

мкс

мкс

- типы БИС, на которых должны быть реализованы блоки ПЗУ и ОЗУ: К565РУ6, К573РФ2.

Управляющая микроЭВМ проектируется на базе однокристального МП и включает в себя следующие основные устройства:

- процессорный модуль;

- память, состоящую из ОЗУ и ПЗУ;

- устройства параллельного ввода/вывода для связи с ОУ;

- блок последовательного канала для связи с ЭВМ верхнего уровня;

- программируемый системный таймер;

- контроллер прерываний;

- контроллер прямого доступа к памяти;

- пульт управления.

Алгоритм управления состоит из следующих этапов:

- обработка информации от цифровых датчиков и выдача управляющего воздействия производится путем ввода значений х1, х2, х3, х4 и вычисления значения булевой функции f11, х2, х3, х4).(при единичном значении f1 вырабатывается управляющий сигнал =1 длительностью t1)

- при обработке информации с аналоговых датчиков процессорный модуль принимает 8-разрядные двоичные коды NU1, NU2 с выводов АЦП и код константы К с регистра пульта управления; далее вычисляется значение функции NU=f2(NU1,NU2,K) и сравнивается с константой Q; в зависимости от результотов сравнения вырабатывается один из двух двоичных управляющих сигналов y2 или y3 длительностью t2 или t3 соответственно (если NU<Q, то выдается y2, иначе выдается y3);

- формируется управляющее воздействие Y4, для чего с АЦП вводится значение NU3 производится вычисление по формуле:

- значение Y4 в виде 8-разрядного кода выдается на вход ЦАП.

В системе необходимо предусмотреть следующие линии запроса на внешние прерывания:

INT0 – отказ источника питания;

INT1 – сигнал ха аварийного датчика ОУ;

INT2 – запрос от пульта управления;

INT3 – запрос от микроЭВМ верхнего уровня.

Программное обеспечение системы разрабатывается на языке Ассемблер соответствующего микропроцессора и включает следующие основные модули:

- модуль начальной инициализации системы;

- модуль управления;

- программы обслуживания прерываний, в том числе драйвер последова-тельного канала.

2 Разработка процессорного модуля, интерфейса и

уПРОЩенной структурной схемы.

2.1 Архитектура и режимы работы микропроцессора К1810ВМ86

МП содействует с: генератором тактовых импульсов, шинные формирователи, контроллер шин, АЦП К589ПВ2, программируемый таймер к 1810ВИ54, формирователь магистра адреса данных и управления микро ЭВМ.

Основные архитектурные особенности микросхемы К1810ВМ86, позволяю­щие больше чем на порядок повысить производительность систем, являются:

- мощная система команд с расширенными возможностями адресации памяти, включающая команды умножения, деления и обработки последовательностей байтов или слов;

- аппаратная реализация процесса совмещения операций выполнения и выборки команд;

- гибкая и мощная организация системы прерываний;

- аппаратная реализация некоторых механизмов взаимодействия нескольких про­цессов, упрощающая построение сложных мультипроцессорных систем.

Шестнадцатиразрядный однокристальный МП выполняющий около 2 млн. операций в секунду.

Синхронизируется с тактовой частотой 25 МГц.

Структурная схема микропроцессора К1810ВМ86 представлена на рисунке 1. Она включает следующие устройства: арифметико-логическое устройство (ALU) с тремя регистрами временного хранения операндов (RGB) и регистром призна­ков (RS); группу регистров общего назначения (RO—R7); микропрограммное уст­ройство управления (MCU) для управления выполнением команд; схему управле­ния доступом к магистрали (DMU); схему внутренней синхронизации (CLG), пре­образующую внешние тактовые импульсы во внутренние последовательности синхроимпульсов и обеспечивающую синхронизацию МП с медленными ЗУ и УВВ; схему обработки запросов прерываний (INTU); схему управления циклами обмена

(CU), осуществляющую управление работой 16-разрядного канала ад­реса/данных; буферы канала адреса/данных (BD/A); указатель команд (IP), вы­полняющий функции программного счетчика; сегментные регистры (RGS), содержащие базовые адреса программ, данных и стека; сумматор адреса (Sm), слу­жащий для вычисления 20-разрядного физического адреса; регистры очереди ко­манд (RI), предназначенные для формирования шестибайтной очереди команд готовых к исполнению.

Основные системные характеристики микропроцессора К1810ВМ86:

Тактовая частота, МГц 5

Объем адресуемой памяти, Мбайт 1

Разрядность адресной шины 20

Разрядность шины данных 16

Число адресуемых устройств:

ввода/вывода 216/216

основных команд 133

Максимальная потребляемая мощность, Вт 1,75

Тип корпуса 2123.40-6(7)

Рисунок 1 - Структурная схема микропроцессора К1810ВМ86

Отличительной особенностью архитектуры микропроцессора К1810ВМ86 является наличие двух основных асинхронно работающих устройств: устройства обработки (УО) и устройства сопряжения канала (УСК). Упрощенная структурная схема представляет МП в виде двух независимых устройств. УО декодирует и выполняет команды, а УСК осуществляет связь с внешними устройствами, обес­печивает выборку команд и данных из памяти, формирует очередь команд. Орга­низация параллельной работы УО и УСК и уменьшение конфликтных ситуаций при обращении к памяти за счет применения очереди команд позволяет сущест­венно повысить производительность систем на основе микропроцессора К1810ВМ86.

Рассмотренные функции регистров микропроцессора К1810ВМ86 являются основными и реализуются в командах по умолчанию. Дополнительные возможно­сти использования регистров указываются при описании конкретных видов ко­манд. Флаги CF, PF, AF, SF и ZF аналогичны флагам микропроцессора КР580ИК80А и характеризуют результат выполнения послед­ней арифметической или логической операции. Флаг переполнения OF устанавливается в состояние 1 при переполнении, возникающем в результате арифметических операций над величинами со знаком. Флаги DF, IF и TF приме­няются для управления микропроцессором. Флаг направления DF служит для ав­томатического увеличения или уменьшения адреса при обработке последователь­ностей символов (имитация режимов автоинкрементной и автодекрементной ад­ресации). Установка флага разрешения прерывания IF разрешает МП прием за­проса прерывания на входе INT. Установка флага трассировки TF переводит МП в состояние прерывания после выполнения каждой команды, т.е. организует режим пошагового выполнения программ.

Микропроцессор К1810ВМ86 предназначен для использования как в простых однопроцессорных, так и в сложных мультипроцессорных системах управления и обработки информации. В связи с этим МП имеет специальный вывод MN/MX (рисунок 1) для задания минимального или максимального режимов функциони­рования. Каждый режим характеризуется некоторым набором управляющих сиг­налов, соответствующим сложности проектируемой системы. При подключении вывода MN/MX к выводу Ucc микропроцессор настраивается на работу в мини­мальном режиме, в котором все сигналы управления периферийными устройст­вами вырабатываются самим МП. При подключении вывода MN/MX к выводу GND происходит изменение функций ряда управляющих сигналов и МП перена­страивается на работу в максимальном режиме. В этом режиме МП используется обычно с системным контроллером, генерирующим сигналы управления систе­мой. Управляющие сигналы максимального режима работы на рисунке заклю­чены в круглые скобки.

Условное обозначение микропроцессора К1810ВМ86 представлено на рисунке 2.

Рисунок 2 — Условное обозначение микропроцессора К1810ВМ86

Таблица 1 - Описание выводов микропроцессора, общих для максимально

го и минимального режимов

Обоз, вывода

№ контакта

Назначение вывода

AD (15-0)

39,2-16

Три стабильные входы/выходы канала, образующие адрес­ную шину в такте обращения к памяти Ti и шину данных в последующих тактах (Т2, Т3, Tw, T4)

A19/ST6 A18/ST5 A17/ST4 A16/ST3

35-38

Три стабильные выходы, образующие четыре старших раз­ряда адреса памяти в такте Ti и сигналы состояния в по­следующих тактах; ST5 - состояние триггера разрешения прерывания; ST4 и ST3 служат для указания используе­мого в цикле обмена сегментного регистра, ST6 - сигнал L-уровня

ВНЕ/ST7

34

Три стабильный выход, используемый для разрешения пе­редачи данных по старшей половине шины AD (15 - 8) в такте Т1 по L-уровню сигнала ВНЕ и как сигнал состояния ST7 в тактах Т2, Т3, Т4

R

32

Три стабильный выход сигнала чтения L-уровня, исполь­зуемого для считывания информации из устройств, под­ключенных к каналу МП, и выдаваемого в тактах Т2, Т3, Tw каждого цикла чтения

RDY

22

Вход сигнала готовности Н-уровня, поступающего от внешних устройств и подтверждающего их готовность к обмену

INT

18

Вход маскируемого запроса прерывания Н - уровня

NM1

17

Вход немаскируемого запроса прерывания (по положи­тельному перепаду на входе)

TEST

23

Вход сигнала проверки, анализируемый специальной ко­мандой ожидания WAIT

CLR

21

Вход сигнала установки внутренних схем МП

CLK

19

Вход тактовых сигналов синхронизации

MN/MX

33

Вход сигнала управления режимом работы МП

Ucc

40

Напряжение питания (+5 В)

GND

1; 20

Напряжение питания (0 В)

Микропроцессор К1810ВМ86 осущест­вляет обмен информацией с ЗУ и ВУ че­рез 16-разрядный канал адреса/данных с помощью временного мультиплексиро­вания. Цикл функционирования канала включает обычно выдачу адресов ЗУ или УВВ, данных, а также сигналов, сопровождающих процесс обмена и состоит из четырех машинных тактов (Т1, Т2, Т3, Т4). В такте Т1 в канал выдается адрес ЗУ или УВВ.

Таблица 2 - Описание выводов МП, используемых для минимального

режима

Обоз, вывода

№ контакта

Назначение вывода

W

29

Три стабильный выход сигнала записи L-уровня, исполь­зуемого для записи информации в ЗУ или УВВ в зависи­мости от состояния сигнала М/IO и выдаваемого в тактах Т2, Т3 и Tw каждого цикла записи

M/IO

28

Три стабильный выход сигнала обращения к ЗУ или УВВ, вырабатываемого в такте предшествующего цикла и под­держиваемого до завершающего такта Т4 текущего цикла: L-уровень сигнала соответствует обращению к УВВ, а Н-уровень - обращению к ЗУ

OP/IP

27

Три стабильный выход передачи или приема данных, предназначенный для управления направлением обмена информацией через шинные формирователи

DE

26

Три стабильный выход сигнала разрешения передачи дан­ных L-уровня, вырабатываемый в каждом цикле обраще­ния к ЗУ или УВВ и в циклах подтверждения прерывания

STB

25

Выход строба адреса - сигнала Н-уровня, используемого для записи адреса во внешний буферный регистр адреса и генерируемого в такте Ti любого цикла канала

INTA

24

Выход сигнала подтверждения прерывания L-уровня, ге­нерируемого в тактах Т2, Т3 и Tw каждого цикла подтвер­ждения прерывания

HLD

31

Выход сигнала захвата, указывающего на запрос канала другим процессором

HLDA

30

Выход сигнала подтверждения захвата, сопровождающе­гося переводом канала и шин управления в высокоимпедансное состояние

Назначе­ния выводов, относящиеся только к максимальному режиму, представлены в таблице 3.

Таблица 3 - Описание выводов, используемых для максимального режима

Обоз, вывода

№ контакта

Назначение вывода

ST0 - ST7

26, 27, 28

Три стабильные выходы сигналов состояния цикла канала, генерируемых в тактах Т4, Ti и Тг и используемых кон­троллером канала для выработки сигналов управления об­меном информации с ЗУ и УВВ

RQE1,

RQE0

30,31

Двунаправленные выводы сигналов запроса разрешения доступа к магистрали, используемых другими устройства­ми, чтобы отключить МП от канала в конце текущего цик­ла канала; приоритет вывода RQ/Е0 выше, чем вывода RQ/E1

LOCK

29

Три стабильный выход сигнала блокировки системного ка­нала, указывающего другим устройствам на запрет ис­пользования системного канала, пока сигнал LOCK имеет L-уровень

QS1,QS2

24,25

Выходы сигналов состояния очереди команд

Назначения выводов МП и соответствующих им сигналов, общих как для максимального, так и для минимального режимов, приведены в таблице 1. Назна­чения выводов, относящиеся только к минимальному режиму, даны в таблице 3, а только к максимальному в таблице 3. В максимальном режиме, как это видно из таблицы 4, МП использует лишь три вывода ST0 - ST2 для управления перифе­рией и ЗУ через контроллер, а на остальных пяти выводах генерируется сигналы, необходимые для организации работы МП в мультипроцессорных системах.

Микропроцессор К1810ВМ86 осуществляет обмен информацией с ЗУ и ВУ через 16-разрядный канал адреса/данных с помощью временного мультиплекси­рования. Цикл функционирования канала включает обычно выдачу адресов ЗУ или УВВ, данных, а также сигналов, сопровождающих процесс обмена, и состоит из четырех машинных тактов (Т1, Т2, Т3, Т4). В такте Ti в канал выдается адрес ЗУ или УВВ. Обмен данными для цикла записи происходит в тактах Т2, Т3, Т4, а для цикла чтения в тактах Т3, Т4. Такт Т2 в цикле чтения используется для переключе­ния МП из режима записи в режим чтения, а канал переводится в высокоимпедансное состояние. Для согласования с медленными УВВ или ЗУ с помощью RDY между тактами Т3 и Т4 могут включаться дополнительные такты ожидания (Tw), в течение которых данные в канале остаются неизменными. Наконец, в ряде слу­чаев между относительными циклами канала могут вводиться холостые такты Т5.

Три 16-разрядных регистра очереди команд (RI) микропроцессора обеспечи­вают временное хранение 6 байт очереди команд (рисунок 1). УО микропроцессора при выполнении команды извлекает из очереди байт кода команды, не тре­буя доступа к каналу. УСК микропроцессора следит за состоянием очереди ко­манд, пополняя ее, когда другие системные элементы не занимают память. При выполнении команд передачи управления очередь сбрасывается и после заверше­ния перехода в место передачи управления начинает заполнять вновь. В макси­мальном режиме МП передает информацию о состоянии очереди на выходы QSO и QS1. Эта информация используется внешними процессорами. Тип цикла канала для максимального режима определяется с помощью сигналов ST2, ST1 и ST0.

Система команд БИС К1810ВМ86. Система команд микропроцессора включает 133 базовые команды и позво­ляет обрабатывать как восьми, так и шестнадцатиразрядные данные. Команды могут быть безоперандными, а также содержать один или два операнда. Длина команд может составлять от 1 до 6 байт. Код операции находится в первом байте команды, а остальные байты содержат информацию об адресах операндов. Чтобы различать операции над байтами или словами, в первом байте команды использу­ется специальный разряд W. При W=l операции выполняются с шестнадцатираз­рядными данными.

В микропроцессоре К1810ВМ86 используются почти все известные в на­стоящее время способы адресации: прямая, регистровая, регистровая косвенная, непосредственная, стековая, базовая, индексная, базово-индексная, относитель­ная. Разнообразие способов адресации во многом связано с наличием большого набора регистров, применяемых для хранения данных и адресов. Наряду с основ­ным использованием сегментных регистров для адресации операндов по правилу умолчания при выполнении многих команд возможны дополнительные варианты адресации.

Для операндов, расположенных в памяти, применяются следующие виды адресации: прямая адресация с 16-разрядным адресом; косвенная по содержимому некоторого базового регистра (базовая) с 8-разрядным или 16-разрядным смеще­нием; косвенная по сумме содержимого базового регистра и регистра индекса (ба-зово-индексная) с 8-разрядным и 16-разрядным смещением.

При использовании индексной адресации операнд по умолчанию располага­ется в текущем сегменте данных, а при базово-индексной адресации операнд по умолчанию находится в сегменте, задаваемом базовым регистром.

Тут вы можете оставить комментарий к выбранному абзацу или сообщить об ошибке.

Оставленные комментарии видны всем.

Соседние файлы в папке МП К1810ВМ86