- •Содержание
- •1 Расшифровка и анализ задания
- •2.1 Архитектура и режимы работы мп к1810вм86
- •2.2 Генератор тактовых импульсов к1810гф84
- •2.3 Буферный регистр кр580ир82
- •2.4 Шинный формирователь кр580ва86
- •2.5 Контроллер шин к1810вг88
- •2.6 Арбитр шин к1810вб89
- •2.7 Программируемый параллельный интерфейс кр580вв55
- •2.8 Разработка обобщенной структурной схемы
- •3 Разработка подсистемы памяти
- •3.1 Контроллер прямого доступа к памяти кр580вт57
- •4.1 Программируемый таймер кр580ви53
- •4.2 Программируемый контроллер прерываний кр580вн59
- •4.4 Разработка уточненной структурной схемы
- •5 Разработка алгоритма работы микропроцессорной системы
- •В ходе курсового проекта разработана управляющая система микро - эвм, реализующая заданные взаимодействия с объектом управления.
- •Блок-схема алгоритма работы устройства позволяет определить момент выдачи управляющего воздействия , заданной длительностью.
2.7 Программируемый параллельный интерфейс кр580вв55
БИС программируемого параллельного интерфейса КР58ОВВ55 предназначена для организации ввода/вывода параллельной информации различного формата и позволяет реализовать большинство известных протоколов обмена по параллельным каналам. БИС программируемого параллельного интерфейса (ППИ) может использоваться для сопряжения микропроцессора со стандартным периферийным оборудованием (дисплеем, телетайпом, накопителем).
Структурная схема ППИ приведена на рисунке 2.12.
Рисунок 2.12 – Структурная схема программируемого параллельного интерфейса КР580ВВ55
В состав БИС входят: двунаправленный 8-разрядный буфер данных (ВD), связывающий ППИ с системной шиной данных; блок управления записью/чтением (RWCU), обеспечивающий управление внешними и внутренними передачами данных, управляющих слов и информации о состоянии ППИ; три 8-разрядных канала ввода/вывода (РОRТ А, В и С); схема управления группой А (СUA), вырабатывающая сигналы управления каналом А и старшими разрядами канала С[РС(7-4)]; схема управления группой В (СUВ), вырабатывающая сигналы управления каналом В и младшими разрядами канала С[РС(3-0)].
Таблица 2.9 – Описание выводов программируемого параллельного интерфейса КР580ВВ55
Обозначение |
Обозначение (рус) |
Функциональное назначение выводов |
Тип вывода |
Состояние |
D(7-0) |
Д(7-0) |
Вход/выход данных |
Вход /выход |
H-1,L-0 |
|
чтение |
Чтение; L-уровень сигнала разрешает считывание информации |
Вход |
L-1,H-0 |
|
запись |
Запись; L-уровень сигнала разрешает запись информации с D(7—0) |
Вход |
L-1,H-0 |
АО, А1 |
АО, А1 |
Входы для адресации внутренних регистров ППИ |
Вход |
H-1,L-0 |
RESET |
сброс |
Сброс; H-уровень сигнала обнуляет регистр управляющего слова |
Вход |
H-1,L-0 |
CS |
СШ |
Выбор микросхемы; L-уровень сигнала подключает ППИ к СШ |
Вход |
H-1,L-0 |
РА(7-0) |
КА(7-0) |
Вход/выход канала А |
Вх/вых |
H-1,L-0 |
РВ(7-0) |
КА(7-0) |
Вход/выход канала В |
Вх /вых |
H-1,L-0 |
РС(7-0) |
КА(7-0) |
Вход/выход канала С |
Вх /вых |
H-1,L-0 |
Ucc |
Uп |
Напряжение питания ( + 5 В) |
Вход |
|
GND |
ОБЩ |
Напряжение питания (0 В) |
Вход |
|
Назначения входных, выходных и управляющих сигналов ППИ приведены при описании выводов микросхемы в таблице 2.9. Сопряжение БИС КР580ВВ55 со стандартной системной шиной показано на рисунке 2.13. Сигналы управления работой ППИ подаются на блок К\УС11 и вместе с адресными входами АО, А1 задают вид операции, выполняемой БИС.
Рисунок 2.13 – Схема сопряжения программируемого параллельного интерфейса КР580ВВ55 со стандартной системной шиной
Основные электрические параметры микросхемы следующие:
Выходное напряжение логического нуля UOL, В < 0,4
Выходное напряжение логической единицы UOH, В > 2,4
Ток потребления от источника питания ICC, мА < 60
Ток утечки каналов А, В, С, D:
– при невыбранном режиме IIOZ, мкА >100,...,100
– на управляющих входах IIL, мкА —10,...,10