13.Типовый элемент ттл-логики с простым инвертором. Статические характеристики.

Схема элемента состоит из многоэмитерного транзистора VT0 (МЭТ), выполняющего логическую операцию И, транзисторного ключа инвертора VT1 (рис. 1.13). На выходе элемента реализуется функция И-НЕ.

Рисунок 1.13 – элемент И-НЕ ТТЛ с простым инвертором

Рисунок 1.14 – Типовая передаточная характеристика и зависимостинапряжений на базах VT0, VT1 от потенциала U_вх или Е=3В.

Передаточная характеристика U_вых=f(U_вх) при изменении потенциала U_вх на М_о входах схемы (1М₀М) и поступлении на остальные М-М₀ входов постоянного высокого потенциала U¹ показана на рис.1.14.

Когда U_вх=U⁰≈0, то соответствующие М₀ входных эмитерных переходов МЭТ открыты и потенциал его базы U_бо=U^*. Коллекторный переход МЭТ открыт, и потенциал на базе транзистора VT1 равен U_б1=U_вх+U_ост.о< U^*, где U_ост.о – остаточное напряжение на насыщенном МЭТ . Транзистор VT1 закрыт, и на выходе схемы устанавливается высокий потенциал U_вых= U¹.

U=E – I¹_H * R₁ (1)

При увеличении U_вх потенциалы U_б0 U_б1 возрастают. Когда потенциал U_б1 достигает величины напряжения отпирания эмиттерного перехода: U_б1= U¹, транзистор VT1 открывается и потенциал U_вых уменьшается. Это происходит когда величина U_вх достигает значения порога переключения V_п , которое определяется выражением

V_п = U^*-U_ост.о.

Потенциал U_б0 устанавливается на уровне U_б0≈2U^*, и при дальнейшем увеличении U_вх все эмиттерные переходы МЭТ запираются. МЭТ работает в инверсном режиме, и через его коллекторный переход в базу VT1 поступает ток, вызывающий насыщение транзистора.

В результате на выходе схемы устанавливается низкий потенциал U⁰, равный остаточному напряжению на насыщенном транзисторе VT1.

Для повышения помехоустойчивости U_п⁺, U_п^- необходимо обеспечить малые значения напряжения U_ост.о

U_п⁺=U^*-U_ост.о-U⁰,

U_п^-= U¹-U^*-U_ост.о.

Для уменьшения U_ост.о целесообразно увеличить коэффициент В¹₁- инверсный коэффициент усиления тока для каждого из элементов МЭТ.

14. Типовй элемент ттл – логики с простым инвертором. Динамические характеристики.

Переходные характеристики (динамические) (рис.1.15). Процесс переключения элемента состоит из нескольких этапов .

Стирание транзистора.

При поступлении на М₀ входов элемента положительного перепада потенциала U_вх соответствующие эмиттерные переходы МЭТ запираются.

Потенциалы U_б0 и U_б1 увеличиваются вследствие заряда емкостей С₀, С₁, подключенных к базам транзисторов VT0, VT1 через резистор R_0.

Время отпирания t₀ представляет собой задержку между началом возрастания потенциала U_вх и началом формирования отрицательного фронта потенциала U_вых.(рис.1.15).

где - постоянная времени заряда емкостей С₀, С₁.

Рисунок 1.15 – Переходные процессы в элементе ТТЛ с простым инвертором.

Спад выходного потенциала до порога переключения V_п. После отпирания транзистора VT1 элемент работает как транзисторный ключ с общим эмиттером в активном режиме. При отпирании VT1, выходной потенциал его уменьшается, начиная с U¹≈Е:

Емкость С₂=С_п2 + С_Н является суммой паразитных емкостей С_п2 металлических соединений и общей емкости нагрузки С_Н. Потенциал U_вых снижается до значения порога переключения V_п за промежуток времени спада:

где - постоянная времени спада.

Далее выходной потенциал уменьшается до величины U_вых=U⁰ =U_ост.1 и фиксируется на этом уровне, так как транзистор входит в насыщение.

Рассасывание избыточного заряда.

При поступлении на входы отрицательного периода U_вх открываются соответствующие эмиттерные переходы и МЭТ из инверсного режима переходит в режим насыщения. Происходит рассасывание избыточного заряда в транзисторе под действием базового тока рассасывания i_б1=І_бр1, вытекающего из базы VT1 через насыщенный МЭТ.

Время рассасывания t_p представляет собой задержку между моментом достижения потенциалом U_вх порога переключения V_п и началом формирования фронта потенциала U_вых .

Нарастание выходного потенциала.

После окончания рассасывания транзистор VT1 запирается. Начинается возрастание выходного потенциала вследствие заряда емкости (С_к+С₂).

Постоянное время нарастания .

Потенциал U_вых достигает порога переключения за время нарастания .

Проведенный анализ статических и переходных характеристик элемента ТТЛ с простым инвертором показывает, что его целесообразно использовать при малых значениях помех (U_п≤0,1В) и емкостей нагрузки (С_Н<5-10 пФ).

Такие условия обеспечиваются в микросхемах высокой степени интеграции (БИС).

16. Типовой элемент ТТЛ- логики со сложным инвертором. Статические характеристики.

Использование в элементах ТТЛ сложного инвертора позволяет существенно увеличить помехоустойчивость и коэффициент разветвления , и также повысить быстродействие схемы при работе на значительную емкостную нагрузку.

Типовая схема ТТЛ со сложным инвертором показана на рис.1.16.

Рисунок 1.16 – Элемент И-НЕ ТТЛ со сложным инвертором .

Рисунок 1.17 – Типовая передаточная характеристика

Сложный инвертор состоит из фазоразделяющего (транзисторы VT1, VT4, резисторы R1, R2, R4), и выходного (транзисторы VT2, VT3, резистор R3, диод VD1) каскадов.

Первый каскад обеспечивает управляющие сигналы для противофазного переключения выходных транзисторов. Резистор R3 служит для ограничения тока в выходном каскаде во время выключения схемы, когда транзистор VT2 еще находится в режиме насыщения, а транзистор VT3 уже открылся.

На входах ТТЛ обычно включаются диоды VD0, которые называются антизвонными. Эти диоды ограничивают амплитуду отрицательных помех V^-, образующихся при распространении логических сигналов в линиях связи между микросхемами из-за отражения на концах несогласованных линий. В результате амплитуда помехи будет меньше порога переключения . Порог переключения элемента .

Помехоустойчивость

.

Статические характеристики.

элементы представлены на рис. 1.17.

При подаче на М₀ входов высокого потенциала U_вх=U⁰, а на остальные М входов высокого потенциала U¹>V_п открыты М₀ эмиттерных переходов и коллекторный переход VT0. Потенциал на базе VT0 равен , а на базе VT1 . Транзисторы VT1, VT2, VT4 закрыты, транзистор VT3 открыт, и на выходе поддерживается высокий потенциал U¹.

При увеличении U_вх потенциалы U_бо и U_б1, растут, пока U_вх не достигает значения V_п. При этом и транзисторы VT1, VT2, VT4 открываются . Начинает протекать коллекторный ток VT1, вследствие чего потенциалы U_k1 и уменьшаются.

При дальнейшем увеличении U_вх, эмиттерные переходы МЭТ запираются. Транзистор VT1 входит в режим насыщения.

В базу VT2 поступает ток I_б2, вызывающий его насыщение.

На выходе элемента устанавливается низкий потенциал U⁰. Разность потенциалов между коллектором VT1 и выходом эмитера недостаточна для отпирания последовательно включенных VT3 и VD1: Поэтому VT3 и VD1 закрыты и коллекторный ток VT2 равен где - выходной ток, поступающий от нагрузки.

Порог переключения элемента ТТЛ со сложным инвертором приблизительно в 2 раза выше, чем элемента с простым инвертором. Поэтому элементы ТТЛ со сложным инвертором имеют значительно более высокую помехоустойчивость при Т=+20⁰ С и при Т=+125⁰ С.

Переходные (динамические) характеристики.

Процесс переключения разбивается та такие же этапы, как для схемы с простым инвертором (рис.1.18).

Отпирание VT1.

При поступлении на вход схемы положительного периода U_вх открытые эмиттерные переходы МЭТ запираются. Начинается увеличение потенциалов U_бо, U_б1 на базах VT0 и VT1 вследствие заряда паразитных емкостей С₀, С₁ через резистор R₀. Транзисторы VT1, VT2, VT4 открываются, когда потенциалы U_б0, U_б1 возрастают до величины 2U^*.

Рисунок 1.18 – Переходные процессы в элементе ТТЛ со сложным инвертором.

Длительность этапа отпирания .

Спад выходного потенциала.

После отпирания транзисторов VT1 и VT2 их коллекторные токи возрастают, а потенциалы их коллекторов U_K1 U_вых уменьшаются.

Время спада U_вых до значения .

Далее транзисторы VT1, VT2, VT4 входят в режим насыщения. Транзистор VT3 и диод VD1 запираются и на выходе устанавливается потенциал U_вых=V⁰.

Рассасывание избыточного заряда в транзисторе VT2. Когда напряжение на коллекторе VT1 достигает значения , отпирается транзистор VT3 и диод VD1. Через них и насыщенный транзистор VT2 протекает значительный сквозной ток, величина которого ограничивается сопротивлением R3 . Сопротивление R3 выбирается исходя из заданного значения предельно допустимого тока транзисторов VT2, VT3 и диода VD1 и обычно сопротивлений 50-500 Ом.

через насыщенный транзистор VT4 протекает ток , вызывающий рассасывание избыточного заряда в насыщенном транзисторе VT2.

Нарастание выходного потенциала.

После окончания рассасывания транзистор VT2 запирается. Происходит увеличение потенциала U_K1 вследствие заряда эквивалентной емкости С₃, через резистор R1

Транзистор VT4 работает как эмиттерный повторитель в активном режиме, обеспечивая быстрый перезаряд емкостей, подключенных к выходу схемы. . Выходной потенциал нарастает до значения за время

Далее потенциал U_вых экспотенциально возрастает до U¹. Таким образом, благодаря включению транзистора VT3 в сложном инверторе влияние емкости C_Н на время нарастания t_n оказывается значительно слабее, чем в простом инверторе.

Наличие «пиков» тока питания может вызывать генерацию значительных помех на шинах питания. Для предотвращения помех между шинами «напряжения питания» и «земля» на печатным платах содержащих элементы ТТЛ, включают конденсаторы емкостью 10⁴-10⁵ пФ.

В этом случае ТТЛ кроме двух обычных состояний выхода (U_вых = U⁰ и U_вых = U¹ ) имеют третье «отключенное» состояние. Для этого в схему со сложным инвертором включают дополнительный диод VD (рис.1.19). При низком потенциале на входе U_х = U⁰ все транзисторы в схеме оказываются закрытыми, и схема полностью отключена от нагрузки. При U_х = U¹ элемент выполняет логическую операцию И–НЕ. Выходы таких элементов можно объединить, если в процессе работы устройства обеспечивать подключение к нагрузке не более одного элемента одновременно. Помимо элементов И–НЕ широкое применение находят созданные на их базе элементы И-ИЛИ-НЕ (рис.1.20)

Рис. 1.20

Каждый МЭТ выполняет операцию И, параллельное включение транзисторов VT1 реализует операцию ИЛИ, и сложный инвертор обеспечивает операцию НЕ. В результате на выходе элемента реализуется функция:

W = А₁В₁С₁ + А₂В₂С₂ + … + А_кВ_кС_к

Подключение каждой дополнительной сборки увеличивает потребляемую мощность на

Р = Е( Е – 2U*)/R₀

и несколько снижает быстродействие из-за возрастания паразитной емкости С_3. Максимально допустимое число подключенных сборок k = 6-8.