28. Типовые элементы мдп – логики. Статические характеристики.

Наиболее широкое применение находят элементы на n- канальных МДП транзисторах, которое обеспечивает более высокое быстродействием и по своим логическим уровнем и порогам совместимы с элементами ТТЛ. Типовые схема элемента ИЛИ-НЕ на МДП – транзисторах с n – каналом приведена на рис. 1.32.

а) б)

Рис. 1.32

Статические характеристики.

Передаточные характеристики элемента МДП ТЛ показаны на рис. 1.33. При низком потенциале на всех входах U_вх = U⁰ < U₀, где U₀- пороговое напряжение транзистора VT1, эти транзисторы закрыты, их токи стока I_с1=0. Так как в схеме не течет ток, на выходе устанавливается высокий потенциал U¹. При увеличении напряжения на М входах транзистора VT1 отпирается, когда U_вх достигает порогового значения U₀ и начинает течь ток стока I_с1. При дальнейшем возрастании U_вх ток I_с1 увеличивается и напряжение U_вых уменьшается. Чтобы, обеспечить достаточно малые значения U_вых = U⁰, рабочая точка VTI при U_вх = U¹ должна находится на крутой области вольтамперные характеристики (рис.1.33,б). Для этого необходимо, чтобы ток I_с0 транзистора VT0, был меньше суммы токов насыщения I_сн1 открытых управляющих транзисторов:

а) б)

Рис.1.33

Величина U_вых равна остаточному напряжению U_ост1 на МДП – транзисторе VTI (рис.1.33,б), U_вых = U_ост1 .

Низкий потенциал U_вых = U⁰ устанавливается на выходе схемы при U_вх U_min¹ . Помехоустойчивость элемента определяется значением порогового напряжения U_0. Низко пороговые МДП – транзисторы имеют U₀ ~ 1,5-2,0 В. В этом случае при Е = 5 В величины Un⁺ ~ U_n^- = 1-2 В, т.е. несколько превышает помехоустойчивость элементов ТТЛ, ДТЛ. В высоко пороговых транзисторах величина U₀ достигает 5-8 В. Поэтому при использовании этих транзисторов значительно возрастают U_n⁺, U_n^- . Ток питания схемы при U_вых = U₀ равен I_n⁰ = I_со = 0,5 в₀ (Е – U₀),² где в_{0 –} относительная крутизна транзистора VT0. Рекомендуемое значение Е ~ 3U_0, так как при этом помехоустойчивость имеет достаточно высокое значение U_n^- ~ U_n⁺ ~ U_0. Для элементов на низко пороговых МДП – транзисторах обычно Е = 5-9 В, на высоко пороговых Е = 12,6-27 В.

29. Типовые элементы кмдп логики. Динамические характеристики.

При поступлении на входы положительного перепада потенциала управляющие транзисторы VT1 открывается, когда потенциал U_вх превышает значение Vn = U_0. Начинается разрез общей паразитной емкости Cn на выходе схемы током этих транзисторов. При снижении потенциала U_вых до значения U_вых U₀ рабочая точка транзисторов VT1 оказывается в крутой области их характеристик и на выходе устанавливается уровень U_вых = U⁰ . При поступлении на входы схемы отрицательного перепада транзисторы VT1 запираются и емкость Cn заряжается током I_со транзисторы VT0, работающие в области характеристик. Потенциал U_вых возрастает.

Время нарастания tn выходного потенциала до переключения определяется при U_вх (tn) = Vn ~ U₀ . Время спада tc и нарастания tn выходного потенциала в схемах МДП равен задержкам переключения t_з^0,1 и I_з^1,0 . При использовании низко пороговых МДП – транзистроров элементы МДП ТЛ имеют значения уровней U⁰, U¹ и порога Vn почти такие же, как элементы ТТЛ, что позволяет совместно использовать их в цифровой аппаратуре. Быстродействие элементов МДП ТЛ при повышенной емкости нагрузки (Cu > 10 пФ) в несколько раз ниже, чем для элементов ТТЛ.