
- •А.Л. Ахтулов, л.Н. Ахтулова, с.И. Смирнов основы микропроцессорной техники
- •Содержание
- •Глава 1. Структура, архитектура и функционирование Электонных Вычислительных Машин и микропроцессорных систем
- •1.1. История развития информации и вычислительной техники
- •1.2. Этапы развития электронно-вычислительной техники
- •1.3. Классическая архитектура электронной вычислительной машины и принципы фон Неймана
- •1.4. Архитектура мини-эвм и микропроцессора
- •1.5. Принцип работы микро-эвм
- •Глава 2. Числа, кодирование и арифметические операции
- •2.1. Арифметические основы микропроцессорной техники
- •2.2. Двоичная арифметика
- •2.3. Дополнительный код
- •2.4. Арифметика в дополнительном коде
- •2.5. Группировка бит
- •2.6. Буквенно-цифровой код
- •Глава 3. Основные элементы микропроцессорной техники
- •3.1. Логические элементы
- •3.2. Электронные логические вентили
- •3.3. Комбинации логических элементов
- •3.4. Практическая реализация логических вентилей
- •3.5. Задержка на распространение сигнала
- •3.6. Ограничения по входу и выходу
- •3.7. Тристабильные элементы
- •3.8. Мультиплексор и демультиплексоры
- •3.9. Дешифраторы
- •3.10. Модули интегральных микросхем
- •3.11. Триггеры и защелки
- •3.12. Тактирование фронтом сигнала
- •3.15. Триггеры с дополнительными входами для установки и очистки
- •3.16. Регистры и сдвиговые регистры
- •3.17. Счетчики
- •Глава 4. Программируемые логические устройства
- •4.1. Программируемая логическая матрица
- •4.2. Программируемая матричная логика
- •4.3. Сложные программируемые логические устройства
- •4.4. Программируемые вентильные матрицы
- •4.5. Пример счетчика с прямым/обратным счетом
- •4.6. Временные диаграммы
- •4.7. Модель конечного автомата
- •4.8. Синтез конечных автоматов
- •Глава 5. Полупроводниковая память
- •5.1. Микросхемы rom
- •5.2. Затенение rom
- •5.3. Прожигаемая при изготовлении память rom
- •4.4. Память prom
- •5.5. Память eprom
- •5.6. Системная память
- •5.7. Быстродействие озу
- •5.8. Динамическая и статическая память
- •5.9. Память типа dram
- •5.10. Статическая память
- •5.13. Подсистема памяти
- •5.14. Организация кэш-памяти
- •5.15. Принципы организации основной памяти в современных компьютерах
- •5.16. Виртуальная память и организация защиты памяти
- •5.17. Модули памяти
- •5.18. Использование оперативной и постоянной памяти
- •Глава 6. Основы микропроцессорной техники
- •6.1. Архитектура простой микро-эвм
- •6.2. Структура простейшей памяти
- •6.3. Состав команд
- •6.4. Структура элементарного микропроцессора
- •6.5. Функционирование микро-эвм
- •6.9. Код коррекции ошибок
- •Глава 7. Микропроцессорная система
- •7.1. Классификация
- •7.2. Определение понятия микропроцессор
- •7.3. Основные характеристики микропроцессора
- •7.4. Шинная структура связей
- •7.5. Логическая структура микропроцессора
- •7.6. Режимы работы микропроцессорной системы
- •7.7. Архитектура микропроцессорных систем
- •7.8. Типы микропроцессорных систем
- •Глава 8. Организация обмена информацией
- •8.1. Циклы обмена микропроцессорной системы
- •8.2. Шины микропроцессорной системы
- •8.3. Организация циклов обмена информацией
- •8.4. Прохождение сигналов по магистрали
- •8.5. Функции устройств магистрали
- •Глава 9. Функционирование процессора
- •9.1. Адресация операндов
- •9.2. Регистры процессора
- •9.3. Система команд процессора
- •Глава 10. Организация микроконтроллеров
- •10.1. Процессорное ядро и память микроконтроллеров
- •10.2. Классификация и структура микроконтроллеров
- •10.3. Система команд процессора мк
- •10.4. Схема синхронизации мк
- •10.5. Память программ и данных мк
- •10.6. Порты ввода/вывода
- •Библиографический список
- •Основы микропроцессорной техники
- •Издательство государственного образовательного учреждения высшего профессионального образования
- •625000, Тюмень, ул. Володарского, 38
- •6 25039, Г. Тюмень, ул. Киевская, 52
3.12. Тактирование фронтом сигнала
Триггер называется тактируемым фронтом сигнала, если поданные на его вход данные передаются на выход только в момент изменения тактового сигнала. Все остальное время вход и выход изолированы друг от друга. Термины тактируемый положительным (передним) фронтом сигнала и тактируемый отрицательным (задним) фронтом сигнала относятся к триггерам, в которых передача данных происходит в ответ на изменение тактового сигнала соответственно с 0 на 1 и с 1 на 0. Для корректного функционирования триггера, тактируемого фронтом сигнала, необходимо, чтобы фронт тактового сигнала был четко определен и имел очень малое время перехода. На рис. 3.38 изображен двухступенчатый триггер тактируемый отрицательным фронтом сигнала.
Другой
способ реализации двухступенчатого
триггера, тактируемого отрицательным
фронтом сигнала, показан на рис. 3.39, а.
Посмотрим,
как действует этот триггер. Если Clk=1,
на выходы вентилей 2 и 3 подается сигнал
0. Поэтому
состояние
на выходах триггера Q
и
сохраняется неизменным. Нетрудно
убедиться, что пока Clk=1,
точки РЗ и Р4 немедленно отражают
изменения на входе D.
Рис. 3.38. Двухступенчатый D-триггер: схема (а); временная диаграмма (б); графическое обозначение (в)
Рис. 3.39. D-триггер, тактируемый отрицательным фронтом сигнала: схема (а); пример временной диаграммы (б)
Сигнал
в точке РЗ остается равным сигналу
,
а сигнал осе Р4 — равным D.
Когда на вход Сlк
поступает сигнал 0, эти значения передаются
в точки Р1 и Р2 с помощью вентилей 2 и 3
соответственно. Таким образом выходная
защелка, состоящая из вентилей 5 и 6,
переходит в новое состояние, которое
она теперь должна хранить.
Мы сможем убедиться в том, что дальнейшие изменения значений на входе D при Clk=0 не влияют на сигналы в точках Р1 и Р2, рассмотрев два случая. Для начала предположим, что на отрицательном фронте сигнала Clk вход D равен 0.
Единичный сигнал в точке Р2 сохраняет значение 1 на соответствующих входах шлей 2 и 4, в результате чего, независимо от дальнейших изменений сигнала ходе D, в точках Р1 и Р2 сохраняются соответственно значения 0 и 1. Теперь предположим, что на отрицательном фронте сигнала Clk вход D=1. Сигнал 1 в точке Р1
означает, что дальнейшие изменения, на входе D не могут воздействовать на выход вентиля 1, где сохраняется сигнал 0.
Когда в начале следующего тактового импульса значение Clk меняется на 1, в точках Р1 и Р2 снова появляется сигнал 0, изолирующий выход от остальной части схемы. После этого точки РЗ и Р4 отражают, как было сказано выше, изменения в точке D.
Как работает этот тип D-триггера, показано на рис. 3.39, б. Значение на выходе, которое появится после того, как сигнал на входе Clk изменится с 1 на 0, будет равно значению на входе D триггера непосредственно перед этим переходом. Однако непосредственно перед отрицательным фронтом сигнала Clk и сразу после такового существует критический период времени TCR, в течение которого значение D не должно изменяться. Этот промежуток времени, как показано на рисунке, разделяется на две части: время установки и время хранения. На временной диаграмме видно, что выходное значение Q изменяется с небольшой задержкой те отрицательного фронта тактового сигнала. Причиной этого является задержка на распространение сигнала в вентилях ИЛИ-НЕ.
3.13. JK-триггеры
Такая передача называется параллельным вводом/выводом. Защелка размещения (или хранения) данных является одной из разновидностей среди разных типов триггеров.
JK-триггеры
- это еще один тип триггеров, который,
правда, используется менее часто, нежели
описанные выше. JK-триггер
обладает чертами триггеров SR
и Т. Его схема, таблица истинности и
обозначение приведены на рис. 3.40. Первые
три строки в таблице истинности
JK-триггера
определяют его поведение, аналогичное
поведению вентильной SR-защелки
при Clk
= 1 (рис. 3.40, б),
так
что входы J
и К соответствуют входам S
и R.
При входном сигнале J
= К = 1 следующее состояние триггера
определяется как дополнение его текущего
состояния. Это означает, что когда J
= К = 1, триггер действует как переключатель,
изменяя свое текущее состояние на
противоположное. JК-триггер
можно реализовать на основе D-триггера
и нескольких вентиле соединенных таким
образом, что D
= J
+
Q.
Соответствующая
схема показана на рис. 3.40, а.
Триггеры
JK
могут применяться для разных целей. В
частности, их подобно триггерам можно
использовать для хранения данных. входа
данных J
и K
и
один тактовый вход СК.
JK-триггер
имеет два традиционных выхода - Q
(нормальный)
и
(инверсный).
Рис. 3.40. JK-триггер: схема (а); таблица истинности (б); графическое обозначение (в)
На их основе также можно создавать счетчики, поскольку при соединении терминалов J и К они ведут себя как Т-триггеры.
JK - триггер является наиболее употребительным триггером в последовательных логических цепях.
На рис. 3.41 приведена логическая схема типового JK-триггера. Она имеет два
Рис. 3.41. JK-триггер
JK -триггер имеет четыре операционных режима (см. табл. 3.11). Режим триггера означает, что при каждом тактовом импульсе выходы перейдут в логическое состояние, обратное тому, которое он имел до этого импульса. В этом случае выход Q JK -триггера будет проходить состояния HIGH-LOW-HIGH-LOW и т. д. по мере следования тактовых импульсов.
Таблица 3.11
Таблица истинности состояний JK - триггера
Функциональные режимы |
Входы |
Выходы |
J К СК |
Q
|
|
Триггер Активизация Сброс Ожидание |
1 1 1 0 0 1 0 0 |
Противоположно предыдущему 1 0 0 1 Нет изменений |
Таблица истинности (см. табл. 3.11) показывает, что JK -триггер будет переключаться, когда два входа J и К находятся в Н-состоянии. В этот момент тактовый импульс поступает на вход СК. Эффективные переключения происходят, когда тактовый импульс переходит из Н- в L - cocтояние, как показывает стрелка в таблице истинности.
Находится JK -триггер в режиме инициализации (активизации), когда два входа данных J =1 и К = 0. Мы видим, что согласно второй строке таблицы истинности переход от Н- к L-состоянию тактовых импульсов переводит выход Q в состояние 1. Режим сброса или дезактивации (установка Q в 0) представлен третьей строкой таблицы истинности. Далее в таблице истинности приведен режим ожидания (отсутствие каких-либо действий JK -триггера. Когда оба входа данных (J и К) являются LOW, тактовый импульс на входе СК не оказывает никакого влияния на выход.
Запуск триггеров является важным этапом их функционирования. По способу запуска триггеры могут быть классифицированы на устройства, активизированные фронтом импульсов или уровнем импульсов. Логические схемы, приведенные на рис. 3.39, показывают, что соответствующие триггеры запускаются фронтом импульсов [наличие на схеме знака «>» (больше чем) на входе СК тактовых импульсов]. D -триггер запускается при переходе тактовых импульсов от L- к Н-уровню. Это показано в таблице истинности и на логической схеме (нет кружка инверсии на входе СК, что указывает на необходимость 1 для активизации тактовых импульсов).
D-триггер называется также триггером, запускаемым положительным фронтом тактовых импульсов, так как запуск осуществляется положительной частью тактовых импульсов.
Запускается JK-триггер отрицательным фронтом тактовых импульсов, что показано в таблице истинности (табл. 3.11) и на логической схеме (рис. 3.41). Кружок инверсии на входе СК JK -триггера указывает на необходимость L-сигнала для активизации входа тактовых импульсов. В случае, когда этот триггер запускается фронтом импульсов, для его запуска нужен переход тактовых импульсов от Н- к L-уровню.
Прозрачная 4-разрядная защелка, приведенная на рис. 3.37, является устройством, запускаемым уровнем тактовых импульсов. Это означает, что когда на вход активизации Е (подобный входам СК триггеров) поступает Н-сигнал, все двоичные данные на входах (D3—D0) тотчас появляются на выходах (Q3—Q0). Такая защелка называется прозрачной.
3.14. D- и T-триггеры
Наиболее часто используемым типом триггеров являются D-триггеры, поскольку могут использоваться для временного хранения данных. Однако во многих случаях требуются триггеры других типов. Например, схемы счетчиков, эффективнее реализуются на основе триггеров типа Т (рис. 3.42).
Рис. 3.42. Т-триггеры
Состояние Т-триггера изменяется на каждом такте, если на его вход Т подается значение 1. Говорят, что такой триггер «переключает» свое состояние, схема Т-триггера, а также его таблица истинности, графическое обозначение, мер временной диаграммы представлены на рис. 3.43, а. Как следует из рисунка, в основе Т-триггера лежит D-триггер. Обратите внимание, что D-триггер тактируется положительным фронтом сигнала.
Рис. 3.43. Т-триггер: схема (a), таблица истинности (б); графическое обозначение (в); временная диаграмма (г)