Приложение 2

ПРИМЕР ПРОЕКТИРОВАНИЯ АРИФМЕТИКО-ЛОГИЧЕКОГО УСТРОЙСТВА НА VHDL

Исходные данные

В качестве примера возьмем АЛУ, рассмотренное учебном пособии [13].

Из этого пособия нам понадобятся результаты выполнения тех этапов проектирования блока операций (БО) и местного устройства управления (МУУ), которые предваряют этап логического синтеза функциональных узлов устройства в заданном элементном базисе и составление принципиальных схем. Эти результаты и будут исходными данными для поведенческого описания АЛУ на языке VHDL, которое в свою очередь будет являться исходным для выполнения автоматического синтеза АЛУ в заданном базисе.

Итак, исходными данными в таком рассмотрении будут: функциональная схема БО (рис. П.2.1); алгоритмы выполнения операций (рис. П.2.2 и П.2.3); функциональная схема МУУ (рис. П.2.4); графы переходов для операций (рис. П.2.5 и П.2.6).

Напомним, что проектируемая схема АЛУ должна выполнять следующие операции:

УМНОЖЕНИЕ. Данная операция выполняется по алгоритму умножения целых чисел в обратном коде со старших разрядов множителя и сдвигом суммы частичных произведений влево путем последовательного преобразования разрядов множителя, если множитель отрицательный. При нулевом значении анализируемого разряда множителя такт суммирования не пропускается. Результат фиксируется в восьмиразрядной сетке.

СЛОЖЕНИЕ. Первый операнд складывается со вторым операндом; устанавливается признак результата: 0 — сумма равна нулю; 1 — сумма меньше нуля; 2 — сумма больше нуля; 3 — переполнение.

172

Рис. П.2.5. Граф переходов DS для операции УМНОЖЕНИЕ

Рис. П.2.6. Граф переходов DS для операции СЛОЖЕНИЕ