
- •САПР Xilinx Foundation Series
- •ВХОД В СИСТЕМУ
- •Открытие нового проекта
- •ВВОД И РЕДАКТИРОВАНИЕ СХЕМЫ
- •Как задать размер листа и присвоить ему имя
- •ОСНОВНЫЕ ОПЕРАЦИИ
- •Выбор элемента
- •Перемещение элемента или фрагмента схемы
- •Удаление элемента
- •Присвоение имени элементу
- •Рисование цепи
- •Перемещение цепи
- •Удаление цепи
- •Присвоение имени цепи
- •Переименование цепи
- •Удаление имени цепи
- •Задание констант 0 и 1
- •ШИННЫЕ СОЕДИНЕНИЯ
- •Пример простого шинного соединения
- •Шинные контакты элемента
- •Правила соединений
- •Простые и сложные шины
- •Примеры шинных соединений
- •Редактирование изображения шины
- •Контроль соединений
- •Сохранение схемы
- •ФОРМИРОВАНИЕ СОБСТВЕННОЙ БИБЛИОТЕКИ МОДЕЛЕЙ ЭЛЕМЕНТОВ
- •СОЗДАНИЕ МАКРОЭЛЕМЕНТА НА ОСНОВЕ БАЗОВЫХ ЭЛЕМЕНТОВ
- •Создание макроэлемента
- •Выбор макроэлемента из библиотеки
- •Редактирование УГО макроэлемента
- •ВВОД И ОТЛАДКА МАКРОЭЛЕМЕНТА НА VHDL
- •Ввод описания макроэлемента
- •Ввод описания архитектуры объекта с использованием Language Assistant
- •Сохранение документа
- •Проверка синтаксиса
- •Редактирование текста описания
- •Синтез макроэлемента
- •Создание VHDL-макроса
- •Выбор макроса из библиотеки
- •Редактирование УГО макроэлемента
- •Коррекция VHDL-описания макроэлемента
- •Автоматическое создание модели памяти
- •Редактирование начального состояния памяти
- •ФУНКЦИОНАЛЬНОЕ МОДЕЛИРОВАНИЕ СХЕМЫ
- •Окно моделирования схемы
- •Выбор контрольных точек схемы
- •Удаление контрольных точек из окна моделирования
- •Изменение порядка имен в окне моделирования
- •Задание входных воздействий
- •Задание синхросигналов
- •Как отсоединить генератор от внешнего входа схемы
- •Задание входных воздействий в окне моделирования
- •Выполнение моделирования схемы
- •Сохранение результатов моделирования
- •Моделирование макроэлемента
- •РЕАЛИЗАЦИЯ ПРОЕКТА НА ПЛИС
- •ПОДГОТОВКА СХЕМЫ ДЛЯ РАЗМЕЩЕНИЯ ЕЁ НА ПЛИС
- •Универсальный лабораторный стенд
- •Макроэлементы органов управления стенда
- •Подключение макроэлементов стенда к проекту
- •РАЗМЕЩЕНИЕ СХЕМЫ НА КРИСТАЛЛЕ
- •ВРЕМЕННОЕ МОДЕЛИРОВАНИЕ СХЕМЫ
- •Измерение задержек на временной диаграмме
- •ЗАГРУЗКА ПРОЕКТА В ПЛИС
- •ПРОСМОТР РЕЗУЛЬТАТОВ РАЗМЕЩЕНИЯ СХЕМЫ
- •ВВЕДЕНИЕ В ЯЗЫК VHDL
- •ВЫБРАННЫЕ МЕСТА ИЗ ОПИСАНИЯ ЯЗЫКА VHDL
- •Структура описания объекта проекта
- •Интерфейс объекта проекта
- •Синтаксис
- •Тип сигнала
- •О правилах записи программы
- •Описание архитектуры объекта
- •Синтаксис
- •Параллельные операторы
- •Стили описаний архитектур
- •Элементы потокового проектирования
- •Элементы поведенческого проектирования
- •VHDL-стандарты IEEE
- •Пакеты std_logic_arith, std_logic_signed u std_logic_unsigned
- •Библиотеки и пакеты
- •Логические элементы
- •Триггеры
- •Мультиплексоры
- •Дешифратор
- •Сумматоры
- •Счетчики
- •Регистры
- •Исходные данные
- •Составление программной модели АЛУ
- •СПИСОК ЛИТЕРАТУРЫ

Система перейдет к автоматическому размещению схемы на кристалле. Этот процесс будет отображаться в окне Flow Engine (рис. 91).
Рис. 92. Сообщение об успешном завершении размещения
При успешном завершении окно Flow Engine исчезнет и появится окно (рис. 92), в котором будет сообщение об успешном завершении размещения (в случае ошибки — сообщение об ошибке).
ВРЕМЕННОЕ МОДЕЛИРОВАНИЕ СХЕМЫ
После реализации проекта на ПЛИС следует выполнить моделирование схемы с учетом фактических задержек, полученных после её размещения на кристалле. Для этого необходимо выполнить ряд действий.
1.В окне Project Manager нажать кнопку Timing Simulation.
Появится окно моделирования.
2.В окне моделирования с помощью команды меню Signal/Add Signals выбе-
рите для задания теста все внешние входы схемы, а для контроля — требуемые цепи
иэлементы схемы.
3.В окне моделирования задайте входные воздействия на схему.
Примечание. Частоту синхронизирующих импульсов следует задать равной частоте генератора импульсов стенда, т.е. равной 11 МГц.
4. Выполните моделирование схемы в режиме Timing.
Внимание! Нельзя загружать ранее сохраненные результаты функционального моделирования, т.е. не следует выполнять ко-
манды меню File/Load Waveform и File/Load Simulation State.
88

Измерение задержек на временной диаграмме
1. Щелкните правой клавишей мыши в поле временных диаграмм окна моделирования. Появится меню, в котором выделите и щелкните опцию включения инструмента измерения Measurements On (рис. 93).
Курсор изменит форму и примет следующий вид: .
Рис. 93. Меню выбора инструмента измерения временных отрезков
2. Подведите вертикальную стрелку указателя мыши к началу отсчета временного отрезка (изменению сигнала на временной диаграмме) и щелкните левую клавишу мыши.
Курсор опять изменит форму и примет следующий вид: .
3. Подведите вертикальную стрелку указателя мыши ко второй точке временного отрезка (изменению сигнала на временной диаграмме) и щелкните левую клавишу мыши. На временной диа-
89