
- •САПР Xilinx Foundation Series
- •ВХОД В СИСТЕМУ
- •Открытие нового проекта
- •ВВОД И РЕДАКТИРОВАНИЕ СХЕМЫ
- •Как задать размер листа и присвоить ему имя
- •ОСНОВНЫЕ ОПЕРАЦИИ
- •Выбор элемента
- •Перемещение элемента или фрагмента схемы
- •Удаление элемента
- •Присвоение имени элементу
- •Рисование цепи
- •Перемещение цепи
- •Удаление цепи
- •Присвоение имени цепи
- •Переименование цепи
- •Удаление имени цепи
- •Задание констант 0 и 1
- •ШИННЫЕ СОЕДИНЕНИЯ
- •Пример простого шинного соединения
- •Шинные контакты элемента
- •Правила соединений
- •Простые и сложные шины
- •Примеры шинных соединений
- •Редактирование изображения шины
- •Контроль соединений
- •Сохранение схемы
- •ФОРМИРОВАНИЕ СОБСТВЕННОЙ БИБЛИОТЕКИ МОДЕЛЕЙ ЭЛЕМЕНТОВ
- •СОЗДАНИЕ МАКРОЭЛЕМЕНТА НА ОСНОВЕ БАЗОВЫХ ЭЛЕМЕНТОВ
- •Создание макроэлемента
- •Выбор макроэлемента из библиотеки
- •Редактирование УГО макроэлемента
- •ВВОД И ОТЛАДКА МАКРОЭЛЕМЕНТА НА VHDL
- •Ввод описания макроэлемента
- •Ввод описания архитектуры объекта с использованием Language Assistant
- •Сохранение документа
- •Проверка синтаксиса
- •Редактирование текста описания
- •Синтез макроэлемента
- •Создание VHDL-макроса
- •Выбор макроса из библиотеки
- •Редактирование УГО макроэлемента
- •Коррекция VHDL-описания макроэлемента
- •Автоматическое создание модели памяти
- •Редактирование начального состояния памяти
- •ФУНКЦИОНАЛЬНОЕ МОДЕЛИРОВАНИЕ СХЕМЫ
- •Окно моделирования схемы
- •Выбор контрольных точек схемы
- •Удаление контрольных точек из окна моделирования
- •Изменение порядка имен в окне моделирования
- •Задание входных воздействий
- •Задание синхросигналов
- •Как отсоединить генератор от внешнего входа схемы
- •Задание входных воздействий в окне моделирования
- •Выполнение моделирования схемы
- •Сохранение результатов моделирования
- •Моделирование макроэлемента
- •РЕАЛИЗАЦИЯ ПРОЕКТА НА ПЛИС
- •ПОДГОТОВКА СХЕМЫ ДЛЯ РАЗМЕЩЕНИЯ ЕЁ НА ПЛИС
- •Универсальный лабораторный стенд
- •Макроэлементы органов управления стенда
- •Подключение макроэлементов стенда к проекту
- •РАЗМЕЩЕНИЕ СХЕМЫ НА КРИСТАЛЛЕ
- •ВРЕМЕННОЕ МОДЕЛИРОВАНИЕ СХЕМЫ
- •Измерение задержек на временной диаграмме
- •ЗАГРУЗКА ПРОЕКТА В ПЛИС
- •ПРОСМОТР РЕЗУЛЬТАТОВ РАЗМЕЩЕНИЯ СХЕМЫ
- •ВВЕДЕНИЕ В ЯЗЫК VHDL
- •ВЫБРАННЫЕ МЕСТА ИЗ ОПИСАНИЯ ЯЗЫКА VHDL
- •Структура описания объекта проекта
- •Интерфейс объекта проекта
- •Синтаксис
- •Тип сигнала
- •О правилах записи программы
- •Описание архитектуры объекта
- •Синтаксис
- •Параллельные операторы
- •Стили описаний архитектур
- •Элементы потокового проектирования
- •Элементы поведенческого проектирования
- •VHDL-стандарты IEEE
- •Пакеты std_logic_arith, std_logic_signed u std_logic_unsigned
- •Библиотеки и пакеты
- •Логические элементы
- •Триггеры
- •Мультиплексоры
- •Дешифратор
- •Сумматоры
- •Счетчики
- •Регистры
- •Исходные данные
- •Составление программной модели АЛУ
- •СПИСОК ЛИТЕРАТУРЫ

3. По окончании редактирования сохраните внесенные измене-
ния, нажав стандартную пиктограмму Save |
на панели инстру- |
ментов окна Symbol Editor. После чего в окне редактора схем увидите выполненные изменения УГО макроэлемента.
Просмотр и редактирование внутренней структуры макроэлемента
Чтобы увидеть логическую структуру макроэлемента, необходимо:
1) нажать кнопку «Войти/выйти в структуру элемента» |
на |
вертикальной панели инструментов окна редактора схем, около курсора появится символ H;
2) щелкнуть мышью УГО элемента, в окне редактора схем появится логическая структура макроэлемента, которую можно изменить, включая и внешние контакты.
ВВОД И ОТЛАДКА МАКРОЭЛЕМЕНТА НА VHDL
Ввод описания макроэлемента
Ввод и редактирование описания создаваемого макроэлемента выполняется в редакторе HDL Editor. Редактор описаний на языке высокого уровня HDL Editor представляет собой текстовый редактор, предназначенный для создания и редактирования файлов на языке
HDL (Hardware Description Language). В системе возможно описание проекта на одном из трех языков HDL: VHDL, ABEL и Verilog. В дополнение к обычному редактированию HDL Editor обеспечивает расцветку и анализ синтаксиса, доступ кинструментам синтеза.
Файлы, с которыми работает редактор HDL Editor, имеют расширение .vhd для языка VHDL.
Для открытия редактора необходимо выполнить ряд действий. 1. Нажмите кнопку HDL Editor
группы Design Entry в окне Project Manager. Откроется окно выбора документа HDL (рис. 38). В этом окне пользователю предлагается либо создать новый документ – раздел Create new document, либо открыть существующий документ – раздел Open.
41

Рис. 38. Окно выбора документа редактора HDL Editor
Рис. 39. Окно с общими указаниями
42

2.Для удобства работы целесообразно воспользоваться мастером конструирования (Design Wizard). Design Wizard автоматизирует процесс создания начального каркаса нового VHDLдокумента. Выберите пункт Use HDL Design Wizard (см. рис. 38).
3.Нажмите кнопку OK. После запуска мастер откроет вводное окно с общими указаниями (рис. 39).
4.Нажмите в этом окне кнопку «Далее». Откроется окно выбора языка HDL (рис. 40).
Рис. 40. Окно выбора языка HDL
5.Выберите язык VHDL и нажмите кнопку «Далее». Появится окно выбора имени создаваемого макроэлемента (рис. 41).
6.Задайте имя макроэлемента.
Внимание! Имя макроэлемента и имя проекта не должны совпадать.
В качестве имени схемы следует набрать название лабораторной работы (или аббревиатуру названия) и номер своего задания. Например, KS_30 или trigger_30. Введенное имя будет также именем
VHDL-файла.
7. Нажмите кнопку «Далее». Появится окно задания внешних контактов (портов) макроэлемента (рис. 42).
43

Рис. 41. Задание имени макроэлемента
8. Определим внешние контакты макроэлемента. Все, что зададите в этом окне, автоматически будет переведено в текст объявления портов на языке VHDL.
Для задания очередного нового контакта (порта) проделайте следующую последовательность действий:
•Нажмите кнопку «New» для задания очередного нового контакта (порта). Это вызовет активизацию всех полей окна Port.
•Введите в поле Name имя контакта.
•Выберите на панели Direction направление контакта: вход-
ной (In), выходной (Out), двунаправленный (Bidirectional).
•Если порт является шиной, то задайте ее размерность, нажимая кнопки на панели Bus. Нажатия кнопок из левой группы задают диапазон шины в направлении от больших номеров к меньшим; нажатия кнопок правой группы — наоборот.
•Задайте тип порта, нажав кнопку «Advanced». Появится окно выбора типа порта (рис. 43). Выберите тип BIT в ниспадающем списке этого окна.
44

Рис. 42. Окно Ports
Рис. 43. Выбор типа порта
Примечание. В окне Ports (см. рис. 42) отсутствует задание сигнала как BUFFER. Его можно задать позже, вручную заменив OUT на BUFFER в тексте каркаса описания.
45

После выполнения указанных действий окно задания внешних контактов будет иметь вид рис. 44. Ошибочно созданные порты можно удалить, выделив их имя в списке портов и нажав кнопку
«Delete».
При создании очередного порта мастер добавляет его изображение в условное графическое обозначение создаваемого устройства (см. рис. 44). Это графическое обозначение является средством визуального контроля выполняемых действий.
9. Завершите работу мастера после задания последнего контакта, нажав кнопку «Готово» (см. рис. 44). Появится окно редактора HDL Editor с текстом созданного каркаса описания устройства
(рис. 45).
Здесь хорошо видны две составные части VHDL описания:
•декларация объекта, начинающаяся ключевым словом entity;
•описание архитектуры объекта, начинающееся с ключевого слова architecture.
Рис. 44. Вид окна Ports после определения очередного контакта
46