Двоичные сумматоры

Процесс двоичного суммирования описывается следующей таблицей истинности:

ai	bi	pi-1	si	pi
0	0	0	0	0
0	0	1	1	0
0	1	0	1	0
0	1	1	0	1
1	0	0	1	0
1	0	1	0	1
1	1	0	0	1
1	1	1	1	1

Здесьa_iиb_i– произвольные разряды слагаемыхAиB;p_i-1– перенос из предыдущего разряда;s_i – разрядная сумма;p_i– перенос в последующий разряд.

Карта Карно для поразрядной суммыs_iи переносаp_iбудут иметь вид:

Отсюда находим следующие дизъюнктивные нормальные формы:

,

.(*)

Найдём также конъюнктивные нормальные формы:

Найденные дизъюнктивные нормальные формы легко реализуются на элементахИ-ИЛИ-НЕ:

Очевидно, что прямые значения суммы и переноса здесь могут быть получены непосредственно с выходов элементов И-ИЛИ-НЕесли значения всех входных сигналов изменить на противоположные.

Схемы сумматоров, построенные непосредственно на основе найденных четырех уравнений, требуют как прямых, так и инверсных значений слагаемых. Однако можно найти логическое уравнение для суммы, в котором отсутствуют инверсные значения слагаемых и входного переноса. Дизъюнктивную нормальную форму для s_i дополним шестью нулевыми слагаемыми и получим:

Реализуем это уравнение и уравнение (*)на элементахИ-ИЛИ-НЕ:

По числу входов и по нагрузке на входные сигналы эта схема экономичнее, чем предыдущая. Если на её входы подать инверсные значения входных сигналов, то непосредственно с выходов элементовИ-ИЛИ-НЕможно получить прямые значенияs_iиp_i.

На структурных схемах одноразрядный двоичный сумматор обозначается так:

Полученные ранее логические уравнения сумматора преобразуем следующим образом:

добавим с учётом правила поглощения

Отсюда следует, что схема одноразрядного двоичного сумматора может быть построена и на сумматорах по модулю 2:

Предыдущие две схемы комбинационных сумматоров были двухкаскадными, поэтому задержка сигнала переносаpiв них равна2t_зср. В схеме на сумматорах помодулю 2в цепи переноса использовано два логических элемента, следовательно здесь задержка распространения сигнала переноса тоже равна2t_зср.

Схема N-разрядного комбинационного сумматора имеет вид:

Если задержка сигнала переноса на одноразрядном комбинационном сумматоре равна2t_зср, то максимальная длительность переходного процесса вN-разрядном комбинационном сумматоре равна2Nt_зср. Эта величина определяет максимальную длительность микрооперации сложения. Присинхронномпринципе работы устройств ЭВМ длительность микрооперации сложения независимо от наличия переносов всегда берётся равной, гдеk=1.11.25– коэффициент запаса, берётся из-за нестабильности задержек в логических элементах.

Случай суммирования с наличием переносов между всеми разрядами сумматора маловероятен. Считается, что в 40-разрядном сумматоре среднее количество соседних разрядов, охваченных переносом, в57раз меньше предельного значения. Поэтому быстродействие машины можно повысить, если использоватьасинхронныйпринцип сложения и за счёт контроля момента окончания переносов в сумматоре отказаться от запаса на время выполнения суммирования.

Особенность асинхронного сумматорасостоит в следующем.

Минимальная дизъюнктивная нормальная форма для сигнала переноса имеет вид: или:.

Функция, определяющая отсутствие переноса имеет вид:

Преобразуем:

Логическое выражение для сигнала окончания сложения в одном разряде сумматора будет иметь вид:

т.е. _i=1, если в данном разряде сумматора сигнал переноса определён либо значениемp=1, либо значением=1.

С

_i

хема выработки сигналов переносаp_iи_iи сигнала об окончании сложения_iв одном разряде имеет вид:

Микрооперация сложения заканчивается, если на выходах всех разрядов сумматора сигналы_iпринимают значение1, т.е. если выполняется условие:

Для выработки сигнала к сумматору подключается элементИсNвходами. В самом неблагоприятном случае длительность микрооперации сложения равна предельному значениюОднако, в среднем время выполнения операции оказывается значительно меньше предельного значенияt_слmax. Выигрыш во времени здесь достигнут за счёт увеличения аппаратурных затрат.

47