Параллельные регистры
Н
а
входы С1подаются сигналы записи
информации, на входы С2– сигналы
считывания. Данная схема выполнена наD-триггерах.
Правила работы этой схемы таковы:
при
при
при
,
т.е. нельзя одновременно считывать и
записывать информацию.
Вторая схема выполнена на RS-триггерах. Правила работы этой схемы отличаются от правил работы предыдущей схемы только для одной комбинации сигналов С1и С2.
При
Схема последовательного регистра наDRS– триггерах
На вход С подаются сигналы записи и считывания информации, на вход F– сигналы установки «0».
Правила работы этой схемы следующие:
при
,
независимо от значения сигналов на
входах и С.
при
,
возможны такие ситуации:
Примечание:DRS-триггер – этоD-триггер, дополненный входами установки нуля (входR) и единицы (входS).
Схема параллельно-последовательного регистра наJKRS-триггерах
На вход С1 подается сигнал записи информации, на вход С2 – сигнал считывания информации.
Правила работы схемы следующие:
При
При
При
т.е. нельзя одновременной считывать и
записывать информацию.
Примечание: JKRS– триггер – этоJK-триггер, дополненный входами установки нуля и единицы.
Схема последовательно-параллельного регистра наJK– триггерах
На вход С1поступают сигналы записи информации, на вход С2– сигналы считывания информации.
Правила работы схемы следующие:
при
при
при
С1n * С2n 1, т.е. нельзя одновременно считывать и записывать информацию.
Схема реверсивного регистра
Трехразрядный реверсивный регистр состоит из трех блоков.
При С1n= 1,Fn= 0, информация сдвигается слева направо, при С1n= 1,Fn= 1 – справа налево.
Правила работы «среднего» блока Q2имеют следующий вид:
при С1n=Fn= 0Q2n=Q2n-1
при С1n= 1Fn= 0Q2n=Q1n-1
при С1n= 0Fn= 1Q2n=Q2n-1
при С1n=Fn= 1Q2n=Q3n-1
Правила работы «крайних» блоков практически такие же, с той только разницей, что на блок Q1поступает входной сигнал1и с него снимается выходной сигнал2, а на блокQ3поступает входной сигнал2и с него снимается выходной сигнал1.
Из анализа приведенных правил работы блоков видно, что в качестве элемента памяти целесообразно использовать D–триггер илиJK–триггер.
Пусть в качестве элемента памяти выбранD–триггер, тогда сигнал С1следует подавать на вход С триггеров, т.е. функция возбуждения для С – входов будет:
С = С1
Найдем функцию возбуждения дляD–входов, для чего исходя из правил работы “среднего” блока реверсивного регистра иD–триггера, составим следующую таблицу истинности (очевидно, что эта функция зависит отF,Q1,Q3и не зависит от С1):
|
F |
Q1 |
Q3 |
D |
|
|
0 |
0 |
0 |
|
сдвиг слева направо |
0 |
1 |
0 |
|
F = 0 |
1 |
0 |
1 |
|
|
1 |
1 |
1 |
|
|
0 |
0 |
0 |
|
сдвиг справа налево |
0 |
1 |
1 |
|
F = 1 |
1 |
0 |
0 |
|
|
1 |
1 |
1 |
Из этой таблицы получаем:
Далее добавим в
соответствии с правилом поглощения:
Тогда
Функциональная схема реверсивного трехразрядного регистра на D-триггерах имеет вид:
