Шины.PCI,.USB.и.FireWire

режим «виртуальных проводов» (Virtual Wire Mode) — то же, но с подачей сиг$ налов прерывания по локальной шине APIC. При этом I/O APIC может рабо$ тать совместно с PIC 8259A, обеспечивая дополнительные возможности (в ча$ стности, дополнительные входы запросов прерываний);

симметричный режим (Symmetric I/O Mode) — сообщения о прерываниях от устройств генерирует APIC; прерывания могут доставляться любому процес$ сору; каждый вход запроса индивидуально программируется с помощью таб лицы перенаправления прерываний (I/O Redirection Table).

Первые два режима обеспечивают полную совместимость с системой прерываний PC/AT, с программной точки зрения они эквивалентны, различия лежат в области схемотехники. По аппаратному сбросу (и включении питания) система начинает ра$ ботать в одном из этих режимов. Когда система подготовится к переходу в MP$ре$ жим, APIC переводится в симметричный режим и активизирует таблицу перена$ правлений прерываний (предварительно программно инициализированную).

В MP$системе присутствует таблица описаний ее компонентов; к прерываниям в этой таблице относятся описатели всех I/O APIC, а также описатели назначений всех используемых источников прерываний, связанных с I/O APIC и локальными APIC. В описателе назначения для каждого источника прерываний указывается:

тип прерывания: векторное с передачей вектора через APIC, векторное с внеш$ ней передачей вектора (от PIC 8259A), NMI или SMI;

полярность сигнала и его тип (уровень или перепад);

идентификатор шины, на которой расположен источник;

идентификатор запроса на этой шине;

идентификатор и номер входа APIC, к которому подключен данный запрос.

Согласно MPS, для симметричных систем допустимы векторы в диапазоне 10h– FEh. Уровень приоритета прерывания определяется номером его вектора, делен$ ным на 16. Самый приоритетный уровень — нулевой.

Выделение для сообщений APIC отдельной локальной шины позволяет освобо$ дить системную шину процессора от трафика, связанного с обслуживанием пре$ рываний (подачи подтверждений прерываний для получения вектора). В совре$ менных процессорах используется локальная шина, состоящая из трех сигнальных линий: PICD[1:0] — двунаправленная шина данных и PICCLK — сигнал синхрониза$ ции (тактовая частота). Протокол шины обеспечивает распределенный механизм арбитража: в любой момент времени каждый APIC (локальный и I/O APIC) име$ ет уникальное значение приоритета арбитража (0–15), которое динамически меняется после успешной передачи сообщения. При попытке одновременного на$ чала передачи сообщения несколькими APIC после фазы арбитража остается един$ ственный победитель. Получатель сообщения подтверждает успешный прием; в случае неудачи сообщение передается повторно (обеспечивается надежная до$ ставка). Сообщения, передаваемые по локальной шине APIC, программно$неви$ димы; реализация и протокол шины могут быть изменены производителями про$ цессоров и чипсетов системных плат, но это не отразится на ПО.

Контроллер I/O APIC позволяет вырабатывать значительное число запросов пре$ рываний; каждому запросу соответствует свой элемент в таблице перенаправле$

Таблица 3.5 (продолжение)

Таблица 3.6. Формат элемента таблицы перенаправлений

Биты Назначение

63:56 Destination (R/W), идентификатор назначения. Если используется физическая адресация (бит 11 = 0), то биты [59:56] задают идентификатор локального APIC (биты 63:59 должны быть нулевыми). При логической адресации (бит 11 = 1) биты [63:56] задают логический адрес набора процессоров

55:17 Резерв (нули)

16Mask (R/W) — маска запроса: 1 — прерывание замаскировано (но запрос не сбрасывается)

15 Trigger Mode (R/W) — чувствительность входа: 0 — к перепаду, 1 — к уровню

14Remote IRR (R/W), удаленное подтверждение запроса прерывания (только для линий, чувствительных к уровню). Устанавливается, когда локальный APIC принимает этот запрос от IOAPIC; сбрасывается, когда IOAPIC получает команду EOI

с соответствующим номером вектора

13Interrupt Input Pin Polarity (R/W), полярность сигнала запроса: 0 — активный уровень высокий, 1 — низкий

12Delivery Status (RO), состояние доставки: 0 — нет активности, 1 — запрос пришел, но по шине APIC еще не доставлен адресату

11Destination Mode (R/W), адресация сообщения: 0 — физическая (по APIC ID), 1 — логическая (по идентификатору набора процессоров)

10:8 Delivery Mode (R/W) — режим доставки (см. табл. 3.7)

7:0 Vector (R/W) — вектор прерывания

Таблица 3.7. Режимы доставки сообщений

Режим Описание

000Доставка сигнала на входы INTR процессора (или группы) в соответствии с адресатом назначения

001Доставка сигнала на вход INTR одного процессора из адресованной группы, выполняющего самую низкоприоритетную задачу. Если несколько процессоров выполняют задачи с одинаково низким приоритетом, сообщение получит тот, чей APIC выиграет в этот момент арбитраж на локальной шине

010SMI/PMI (System Management Interrupt, Power Management Interrupt), прерывание системного управления и системы управления энергопотреблением, только для входов, чувствительных к перепаду. Вектор игнорируется (но должен быть нулевым)

011 Резерв

100NMI, немаскируемое прерывание, доставляется на входы NMI всех адресованных процессоров. Должно использоваться для входов, чувствительных к перепаду

101INIT, «мягкая» инициализация всех адресованных процессоров. Должна использоваться для входов, чувствительных к перепаду

110Резерв

111ExtINT, внешнее прерывание, вектор которого доставляется от внешнего контроллера PIC по команде INTA. Доставляется на входы INTR всех адресованных процессоров. Должно использоваться для входов, чувствительных к перепаду

Кроме использования последовательной локальной шины есть и иной вариант доставки сообщений к локальным APIC, использущий обращения к пространству памяти. Для этого локальные APIC настраиваются на отслеживание операций за$ писи по определенным адресам. Источник сообщений выполняет операцию запи$ си в пространство памяти, в которой и адрес и данные несут информацию о собы$ тии прерывания (табл. 3.8). В качестве источника сообщений может выступать расширенный контроллер, называемый I/O(x)APIC. Вышеупомянутый хаб ICH3 имеет возможность работы в режиме I/O(x)APIC.

Таблица 3.8. Формат сообщения о прерывании, передаваемого по системной шине

3Redirection Hint, признак перенаправления: 0 — сообщение доставляется агенту (процессору), идентификатор которого указан в битах 19:12; 1 — сообщение доставляется агенту с минимальным приоритетом прерываний

2Destination Mode, режим назначения, используется только при единичном признаке перенаправления. Если биты 2 и 3 имеют единичное значение, то сообщение направляется по логическому идентификатору группы процессоров

продолжение

Таблица 3.8 (продолжение)

Бит Назначение Назначение бит данных

14Delivery Status, признак для прерываний по уровню: 1 — установка активного уровня, 0 — снятие (для прерываний по перепаду всегда 1)

Проблема разделяемых прерываний

Линии запросов прерываний в компьютере, насыщенном периферийными устрой$ ствами, являются самым дефицитным ресурсом, поэтому приходится использо$ вать эти линии совместно, то есть применять разделяемые прерывания между не$ сколькими устройствами (shared interrupts). Для шины PCI с аппаратной точки зрения проблема разделения прерываний решена — здесь активным уровнем за$ проса является низкий, и контроллер прерываний чувствителен к уровню, а не перепаду. Для шины ISA с ее запросами прерываний по положительному перепа$ ду разделяемость прерываний невозможна. Исключения составляют системные платы и устройства с поддержкой ISA PnP, которые можно заставить работать и по низкому уровню.

После успешного решения аппаратной задачи обеспечения разделяемости линий запроса возникает задача идентификации источника каждого прерывания, чтобы запустить выполнение соответствующей процедуры обработки. Желательно, что$ бы эта задача решалась средствами ОС и с минимальными потерями времени.

В первых версиях PCI (до PCI 2.2 включительно) не было общепринятого способа программной индикации и запрета прерываний. К сожалению, в конфигурацион$ ных регистрах не нашлось стандартного места для бита, индицирующего введение запроса прерывания данным устройством, — тогда бы в прерываниях для PCI не было бы проблем с унификацией поддержки разделяемых прерываний. В каждом устройстве для работы с прерываниями используются свои специфические биты операционных регистров, относящихся к пространству памяти или ввода/вывода (иногда и к конфигурационному). При этом определить, является ли данное уст$ ройство в текущий момент источником прерывания, может только его обработчик прерывания (ISR, Interrupt Service Routine), входящий в драйвер данного устрой$ ства. Таким образом, у ОС нет иной возможности диспетчеризации разделяемых прерываний, кроме как выстроить их ISR$ы в цепочку. За расторопность и коррект$ ность ISR отвечает его разработчик. В PCI 2.3 наконец$то появился фиксирован$

ный бит (Interrupt Status) в регистре состояния конфигурационного простран$ ства устройства (функции), по которому ОС может определить источник разделя$ емого прерывания и вызвать только его ISR. Однако упоминание о поддержке PCI 2.3 в описаниях устройств и операционных систем встречается не часто.

Обработчики прерываний устройств должны вести себя корректно, учитывая воз$ можность попадания в цепочку обработчиков разделяемого прерывания. В про$ цессе обработки прерывания очередной обработчик в цепочке чтением известного ему регистра своего устройства должен определить, не это ли устройство вызвало прерывание. Если это, то обработчик должен выполнить необходимые действия и сбросить сигнал запроса прерывания от своего устройства, после чего передать управление следующему обработчику в цепочке; в противном случае он просто передает управление следующему обработчику. Встречается типичная ошибка обработчика прерываний: прочитав регистр состояния устройства и не обнаружив признака запроса, драйвер «на всякий случай» выполняет сброс всех источников запроса (а то и сброс всего устройства). Эту ошибку порождает незадачливый раз$ работчик драйвера, не учитывающий возможности разделяемости прерываний и не доверяющий разработчикам аппаратных средств. Увидев в процессе отладки эту неожиданную ситуацию (прерывание вызвано, а источник не виден), он ее «учи$ тывает» введением вредного фрагмента программного кода. Вредность заключа$ ется в том, что с момента чтения регистра устройства (не давшего признака запро$ са) и до выполнения этого ненужного сброса в устройстве может возникнуть запрос прерывания, который будет «вслепую» сброшен и, следовательно, потерян.

Однако и при корректности обработчиков, выстроенных в цепочку, разделяемые прерывания для разнотипных устройств в общем случае работоспособными счи$ тать нельзя — возможны потери прерываний от устройств, требующих быстрой реакции. Это может происходить, если обработчик такого устройства окажется в конце цепочки, а предшествующие ему обработчики окажутся «нерасторопны$ ми» (не самым быстрым способом обнаружат, что прерывание — чужое). Поведе$ ние системы в такой ситуации может меняться в зависимости от порядка загрузки драйверов. Для нескольких однотипных устройств (например, сетевых адаптеров на однотипных микросхемах контроллеров), пользующихся одним драйвером, раз$ деляемые прерывания работают вполне успешно.

Проявления конфликтов по прерываниям могут быть разнообразными. Сетевая карта не сможет принимать кадры из сети или будет их иногда терять (при этом она может их успешно посылать). У устройств хранения доступ к данным будет поразительно медленным (иногда можно минутами ожидать, например, появле$ ния информации о файлах и каталогах) или вообще невозможным. Звуковые кар$ ты будут молчать или «заикаться», на видеопроигрывателях изображение будет дергаться и т. д. Конфликты могут приводить и к внезапным перезагрузкам компь$ ютера, например по приходу кадра из сети или сигналу от модема. Спасением от бед разделяемости может быть перестановка карт PCI в подходящий слот, в кото$ ром конфликты не наблюдаются (это может и не означать, что их нет). Однако попадаются «подарки разработчиков» интегрированных плат, у которых из не$ скольких слотов PCI неразделяемая линия прерывания есть только у одного (а то

и нет вообще). Такие недуги без скальпеля и паяльника, как правило, не лечатся. Более радикальный способ — переход на сигнализацию прерываний через сооб$ щения — MSI (см. ниже).

Традиционные прерывания PCI — INTx#

Для устройств PCI выделяется четыре проводных линии запросов (IRQX, IRQY, IRQZ, IRQW), соединяемых с контактами INTA#, INTB#, INTC# и INTD# всех слотов PCI с цик$ лическим смещением цепей (см. рис. 3.1). Соответствие линий INTx# и входов IRQ для устройства любой шины PCI приведено в табл. 3.9. Мосты PCI просто элект$ рически соединяют одноименные линии INTx своих первичных и вторичных шин. В системах с APIC, в которых число входов запросов увеличено до 24, дополни$ тельные 8 входов могут использоваться периферийными устройствами, установ$ ленными на системной плате. На слотах PCI остаются доступными лишь четыре обычные линии запросов.

Таблица 3.9. Коммутация запросов прерываний для устройств PCI

Устройство PCI вводит сигнал прерывания низким уровнем (выходом с открытым коллектором или стоком) на выбранную линию INTx#. Этот сигнал должен удер$ живаться до тех пор, пока программный драйвер, вызванный по прерыванию, не сбросит запрос прерывания, обратившись по шине к данному устройству. Если после этого контроллер прерываний снова обнаруживает низкий уровень на ли$ нии запроса, это означает, что запрос на ту же линию ввело другое устройство, разделяющее данную линию с первым, и оно тоже требует обслуживания.

Заметим, что распространение сигнала прерывания не синхронизируется с пере$ дачей данных. Возможна ситуация, когда активное устройство, выполнив пере$ сылку данных в память, посылает сигнал прерывания, оповещающий об этом со$ бытии. Однако записи, отосланные устройством, могут задержаться в мостах (если шина слишком загружена), и процессор начнет обрабатывать прерывание, еще не получив всех этих данных. Чтобы гарантировать целостность данных, программа ISR первым делом должна выполнить чтение какого$либо регистра своего устрой$ ства — чтение «из$за моста» принудит все мосты к выгрузке всех буферов отправ$ ленных записей (см. главу 4).

Линии запросов от слотов PCI и PCI$устройств системной платы коммутируются на входы контроллеров прерываний относительно произвольно. Конфигурацион$ ное ПО может определить и указать занятые линии запросов и номер входа кон$

троллера прерываний обращением к конфигурационному пространству устрой$ ства (см. главу 5). Программный драйвер, прочитав конфигурационные регистры, тоже может определить эти параметры для того, чтобы установить обработчик пре$ рываний на нужный вектор и при обслуживании сбрасывать запрос с требуемой линии.

Каждая функция устройства PCI может задействовать свою линию запроса пре$ рывания, но его обработчик прерывания должен быть готовым к ее разделению (совместному использованию) с другими устройствами. Если устройству требует$ ся только одна линия запроса, то оно должно занимать линию INTA#, если две — INTA# и INTB#, и т. д. С учетом циклического сдвига линий запроса это правило позволяет установить в 4 соседних слота 4 простых устройства, и каждое из них будет занимать отдельную линию запроса прерывания. Если какой$то карте тре$ буется 2 линии, то для монопольного использования прерываний нужно оставить соседний слот свободным. Однако не следует забывать, что PCI$устройства сис$ темной платы тоже задействуют прерывания с той же закономерностью (кроме контроллера IDE, который, к счастью, держится особняком). Порт AGP в плане прерываний следует рассматривать наравне со слотом PCI. Таким образом, может оказаться, что монопольные линии прерывания присутствуют далеко не на всех слотах.

Назначение прерываний устройствам (функциям) выполняет процедура POST, и этот процесс управляем лишь частично. Параметрами CMOS Setup (PCI/PNP Configuration) пользователь определяет номера запросов прерываний, доступных шине PCI. В зависимости от версии BIOS это может выглядеть по$разному: либо каждой линии INTA#...INTD# явно назначается свой номер, либо ряд номеров отда$ ется «на откуп» устройствам PCI вместе с устройствами ISA PnP (в противопо$ ложность устройствам «Legacy ISA»). В итоге POST определяет соответствие ли$ ний INTA#...INTD# номерам запросов контроллера и соответствующим образом программирует коммутатор запросов. По воле пользователя может оказаться так, что не каждой линии запроса шины PCI достается отдельный вход контроллера прерываний. Тогда коммутатор организует объединение нескольких линий запро$ сов PCI на один вход контроллера, то есть разделяемыми станут даже разные ли$ нии запросов прерываний для PCI. В самом худшем случае устройствам PCI не достанется ни одного входа контроллера прерываний. Заметим, что BIOS вряд ли отдаст шине PCI прерывания 14 и 15 (их забирает контроллер IDE, если он не отключен), а также 3 и 4 (COM$порты). Новые версии ОС настолько сильно вни$ кают в аппаратную платформу, что позволяют себе (зная чипсет системной платы или пользуясь функциями PCI BIOS) управлять коммутатором запросов преры$ ваний. Эту возможность можно запретить или разрешить, например, в ОС Windows снятием или установкой флажка Использовать управление IRQ (PCI Interrupt Steering) в свойствах шины PCI (Панель управления Системные устройства Шина PCI).

Драйвер (или иное ПО), работающий с устройством PCI, определяет номер входа контроллера прерывания, доставшийся устройству (точнее, функции), чтением конфигурационного регистра Interrupt Line. По этому номеру определяется век$ тор (см. табл. 3.1), значение 255 означает, что номер не назначен. Номер входа каж$

дому устройству заносит тест POST. Для этого он считывает регистр Interrupt Pin каждой обнаруженной функции и по номеру устройства (читай: географиче$ скому адресу!) определяет, какая из линий INTA#...INTD# (на входе коммутатора за$ просов) используется. Заметим, что правила, по которым на системной плате оп$ ределяется соответствие между Interrupt Pin и входными линиями коммутатора запросов в зависимости от номера устройства, строго не регламентированы (деле$ ние номера устройства на 4 — это всего лишь рекомендация), но их твердо знает версия BIOS данной системной платы. К этому моменту тест POST уже опреде$ лил таблицу соответствия этих линий номерам входов; пользуясь этой таблицей, он записывает нужное значение в конфигурационный регистр Interrupt Line. Определить, есть ли еще претенденты на тот же номер прерывания, можно, лишь просмотрев конфигурационные регистры функций всех устройств, обнаруженных на шине (это не так уж сложно сделать, пользуясь функциями PCI BIOS).

В PCI BIOS (см. главу 5) начиная с версии 2.1 имеются функции определения возможностей и конфигурирования прерываний. Одна из функций возвращает структуру данных, в которой для каждого устройства (на каждой шине) сообщает$ ся, с какими входами контроллера прерываний (IRQx) могут быть связаны его ли$ нии INTx и с каким именно связаны в данный момент. Также указывается и фи$ зический номер слота, в который установлено данное устройство. Кроме того, возвращается и битовая карта, показывающая, какие входы IRQx отводятся исклю$ чительно шине PCI (и не используются абонентами других шин). Функция уста$ новки для заданного устройства устанавливает связь выбранного сигнала (INTx) с выбранным входом контроллера прерываний (IRQx), то есть программирует ком$ мутатор. Эта функция предназначена для использования только конфигурацион$ ным ПО (BIOS, ОС), но никак не драйвером устройства. Тот, кто ею пользуется, сам отвечает за возможные конфликты, за правильное программирование контрол$ лера прерываний (выбранный вход должен быть чувствительным к низкому уров$ ню, а не положительному перепаду), за корректировку информации в конфигу$ рационном пространстве всех затронутых устройств (у которых линии запроса связаны с выбранной линией INTx).

Сигнализация событий управления энергопотреблением — PME#

Линия PME#, введенная в PCI 2.0, служит для сигнализации в системе управления энергопотреблением PM (Power Management): смены состояния устройств, гене$ рации пробуждения системы по событию. Эта линия электрически доступна всем устройствам PCI; как и линии INTx#, PME# никак не обрабатывается мостами, а лишь доводится до всех абонентов. Логика сигнализации аналогична INTx#: устройство сигнализирует о событии, замыкая линию PME# на «землю», таким образом, сигна$ лы о событиях логически собираются по функции ИЛИ. Обработчик этого преры$ вания может выявить устройство, подавшее сигнал, путем программных обраще$ ний к конфигурационным регистрам всех устройств, способных к генерации этого

сигнала. Устройства (функции), имеющие отношение к управлению энергопо$ треблением, имеют в конфигурационном пространстве структуру с идентифика$ тором Capability ID = 01 и набор регистров:

PMC (Power Management Capabilities) — регистр возможностей PM: версия спе$ цификации, какие состояния поддерживаются, в состояниях возможна генера$ ция PME#, нужен ли сигнал CLK для генерации PME#, каково потребление по ли$ нии 3,3VAux;

PMCSR (Power Management Control/Status Register) — регистр управления и со$ стояния PM: признак введения PME#, его сброс и разрешение; состояние PM, управление данными, выводимыми через регистр Data;

Data — регистр (необязательный), через который может выводиться, например, информация о потребляемой мощности;

PMCSR_BSE (Bridge Support Extensions) — регистр расширенного управления мостом: признак поддержки мостом управления вторичной шиной в зависимо$ сти от состояния PM; состояние вторичной шины при переходе в состояние потребления D3 (останов синхронизации или еще и снятие питания).

Подробности управления энергопотреблением в PCI и форматы соответствующих конфигурационных регистров приведены в PCI PM 1.1.

Прерывания сообщениями — MSI

На шине PCI имеется прогрессивный механизм оповещения об асинхронных со$ бытиях, основанный на передаче сообщений MSI (Message Signaled Interrupts). Здесь для сигнализации запроса прерывания устройство запрашивает управление ши$ ной и, получив его, посылает сообщение. Сообщение выглядит как обычная за$ пись двойного слова в ячейку памяти, адрес (32$битный или 64$битный) и шаблон сообщения на этапе конфигурирования устройств записываются в конфигураци$ онные регистры устройства (точнее, функции). В сообщении старшие 16 бит все$ гда нулевые, а младшие 16 бит несут информацию об источнике прерывания. Уст$ ройство (функция) могут нуждаться в сигнализации нескольких типов запросов; в соответствии с его потребностями и своими возможностями система указы$ вает устройству (функции), сколько различных типов запросов оно может вы$ рабатывать.

Возможность использования MSI описывается в конфигурационном пространстве структурой MSI Capability (CAP_ID = 05h), которая должна присутствовать в пространстве каждой функции, поддерживающей MSI. В структуре имеется 3 или 4 регистра (рис. 3.2):

Message Address — 32$разрядный адрес памяти, по которому передается сооб$ щение (биты [1:0] = 00). Если используется 64$битный адрес (установлен бит 7 в регистре Message Control), то его старшая часть располагается в регистре Message Upper Address. Значения в регистры адреса заносит системное ПО на этапе конфигурирования;