Применение электронных устройств в системах автоматизации4

После N подобных выравнивающих шагов в регистре последовательного приближения записывается двоичное число, из которого и получается напряжение ЦАП, отличающееся от входного напряжения на 1МЗР. В такте,

следующем после сравнения младшего разряда, УУ формирует сигнал

«готовность данных». Для выполнения преобразования потребовалось N+1

шагов. Синхронизация работы устройств осуществляется тактовым генератором (ТГ), который может быть внешним или внутренним.

АЦП построенные по такой схеме реализуют разрешение до 18 двоичных разрядов при частоте выборок до 200-300 КГц. Параметры АЦП поразрядного уравновешивания некоторых производителей приведены в таблице 7.2. Нужно отметить, что в связи с большим временем преобразования и во избежание ошибок входное напряжение должно оставаться неизменным на протяжении всего времени преобразования. Это достигается путем включения на входе АЦП устройства выборки-хранения

(УВХ). УВХ требуется для многих «медленных» преобразователей. Принцип работы УВХ и реализующая его схема показаны на рисунке 7.5.

81

Рисунок 7.5 - Схема УВХ и иллюстрация принципа его работы.

Во время действия сигнала «выборка» ОУ DA1 через замкнутый ключ

S1непрерывно перезаряжает конденсатор С1 до напряжения входа,

обеспечивая высокое входное сопротивление УВХ и быстрое изменение напряжения на С1. При этом, благодаря цепи отрицательной обратной связи через резистор R1, на выходе ОУ DA2 напряжение с большой точностью равно входному. После окончания сигнала «выборка» ключ S1 размыкается и на неинвертирующем входе ОУ DA2 конденсатор С1 в течение времени преобразования сохраняет уровень напряжения равного входному в момент размыкания ключа. Это возможно вследствие малого времени хранения и применения в качестве ОУ DA2 усилителя с полевыми транзисторами на входе, имеющего очень высокое входное сопротивление. Резистор R2

ограничивает выходной ток ОУ DA1 во время зарядки конденсатора на допустимом уровне, а диоды VD1и VD2 предотвращают его насыщение при разрыве цепи ООС ключом S1. УВХ выпускаются в виде отдельных

82

микросхем (например, 1100СК2, 1103СК1 и т.д.) или встраиваются в микросхемы АЦП.

7.4.АЦП двойного интегрирования.

Принцип работы данного типа АЦП основан на сравнении входного

интегрировании опорного напряжения.

В состав схемы АЦП двойного интегрирования (рисунок 7.7) входят:

-ОУ DA1его задача обеспечить высокое входное сопротивление;

-ОУ DA1на его основе реализован инвертирующий интегратор;

-компаратор К - служит для коррекции нуля интегратора и выработки сигнала останова счетчика а также для определения знака входного напряжения;

-счетчик - предназначен для отсчета времени интегрирования входного сигнала и подсчета количества импульсов соответствующего уровню входного напряжения;

-выходной регистр - хранит результат измерения до следующей выборки.

83

Рисунок 7.6 - Принцип работы АЦП двойного интегрирования.

Работа схемы заключается в следующем. В интервале времени подготовки к измерению ключи S1, S2, S3, S5 разомкнуты, а ключи S2, S4, S6, S7 замкнуты. Интегратор, компаратор и буферный усилитель образуют повторитель напряжения, выходное напряжение которого подается на

конденсатор автоматической коррекции нуля . Входное напряжение

буферного усилителя ОУ DA1 равно нулю, а выходное его напряжению

смещения смБ. После окончания переходных процессов на конденсаторе .

установится напряжение равное смБ+ смИ, где смИ - смещение нуля интегратора.

84

Рисунок 7.7 - Структурная схема АЦП двойного интегрирования.

Одновременно конденсатор С1 заряжается от источника опорного напряжения. На интервале интегрирования входного напряжения ключи S4 и S7 размыкаются, а S1 замыкается. Так как на это время напряжение на конденсаторе . запоминается, смещение нуля в течение интервала интегрирования и на стадии счета компенсируется. По окончанию интервала интегрирования устройство управления анализирует выходное напряжение компаратора. Если среднее значение входного напряжения положительно, то на выходе компаратора устанавливается 1. В этом случае одновременно с размыканием ключа S1 замыкаются ключи S4 и S5, подключая к входу буферного усилителя конденсатор С1, на котором сохранено опорное напряжение, причем так, что это напряжение имеет полярность противоположную полярности источника опорного напряжения. Если среднее значение входного напряжения отрицательно, то на выходе

компаратора устанавливается 0, и замыкаются ключи S3,S6, подключая к

85

входу буферного усилителя опорный конденсатор другими полюсами. По сигналу компаратора УУ определяет знак входного напряжения и передает его в старший разряд выходного регистра.

Интервал интегрирования входного напряжения постоянен, а в качестве

таймера используется счетчик. При переполнении счетчика схема переходит к интегрированию опорного напряжения, при этом счетчик начинает считать с нуля. Интервал интегрирования опорного напряжения заканчивается когда выходное напряжение интегратора переходит через ноль, при этом компаратор переключается и счетчик останавливается. Информация из

счетчика переносится в регистр, она является выходным кодом и хранится в

регистре до окончания следующего цикла преобразования. Отличительная особенность метода двойного интегрирования заключается в том, что ни частота тактового генератора ни постоянная интегрирования не влияет на результат, так как интегрирование и того и другого напряжения выполняется

двойного интегрирования, как правило, содержат дешифратор двоичного кода в двоично-десятичный или в семисегментный. Параметры микросхем АЦП двойного интегрирования приведены в таблице 7.2.

7.5. Сигма-дельта АЦП.

Сигма-дельта АЦП работает следующим образом (рисунок 7.8).

передискретизации Кfs, где К- коэффициент передискретизации, а fsчастота выборок. Выход компаратора возвращается через однобитный ЦАП на вход

86

суммирования. Петля отрицательной обратной связи с выхода компаратора через однобитный ЦАП в точку суммирования установит среднюю величину

на выходе ЦАП цап равную входному напряжению вх. Это предполагает,

что среднее выходное напряжение должно быть равно входному напряжению. Среднее выходное напряжение ЦАП определяется частотой следования логических единиц в потоке однобитных данных с выхода стробируемого компаратора. По мере того, как входной сигнал

нулей растет. Цифровой фильтр и дециматор обрабатывают последовательный поток битов и дают конечные выходные данные с частотой выборок fs. [1]

Рисунок 7.8- Структура сигма-дельта преобразователя первого порядка.

Если взять частоту дискретизации много выше Kfs, то шум квантования распределится в более широкой полосе частот. Если затем подать сигнал на низкочастотный цифровой фильтр большая часть шума квантования будет исключена, а полезный сигнал будет передан без ослабления. Так

87

выполняется амплитудноцифровое преобразование высокого разрешения с помощью АЦП низкого разрешения. Коэффициент К обычно называется коэффициентом передискретизации.

Поскольку цифровой фильтр на выходе сужает полосу частот, выходной поток данных может быть уменьшен по сравнению с частотой стробирования

Kfs, сохраняя при этом сигнал все еще удовлетворяющим критерию Найквиста. Это достигается путем пропускания каждого М-го результата выборки на выход и отбрасывания оставшихся. Данный процесс известен как

«децимация». М может принимать любую целочисленную величину при условии, что выходной поток данных более чем в два раза превышает полосу сигналов. Децимация не означает потерю информации.

Используя более одного каскада интегрирования и суммирования в ΣΔ-

модуляторе можно получить формирование шума квантования более высокого порядка с еще лучшим значением эффективного количества разрядов для заданного коэффициента передискретизации. Например, если коэффициент передискретизации равен 64, то идеальная система второго порядка может обеспечить соотношение сигнал шум около 80 децибел, а это означает, что эффективное число бит равно 13. Блок-схема ΣΔ-модулятора второго порядка показана на рисунке 7.8.

Сигма-дельта АЦП отличает низкая стоимость, высокое разрешение,

высокая линейность и наличие самокалибровки. Эти АЦП не требуют внешних элементов, конденсатор интегратора имеет емкость порядка 10-15

пФ и его получают внутри микросхемы. Благодаря этим качествам ΣΔ АЦП применяется в микроконтроллерах, интеллектуальных датчиках, устройствах обработки звука и т.д. Многие производители отказываются от выпуска многотактных интегрирующих АЦП (например, АЦП двойного интегрирования) в пользу сигма-дельта АЦП. Параметры некоторых микросхем сигма-дельта АЦП приведены в таблице 7.2.

88

Рисунок 7.8 - Блок-схема ΣΔ-АЦП на модуляторе второго порядка

Таблица 7.2 – Характеристики некоторых микросхем АЦП [19]

Таблица 7.2 продолжение

Микромощные АЦП