Контрольные вопросы

8.1. Какими параметрами блоковых корректирующих кодов определяется вероятность ошибки декодирования в двоичном симметричном канале?

8.2. Как определяется энергетический выигрыш от применения помехоустойчивого кодирования?

8.3. Каковы причины расширения спектра сигнала при использовании кодирования?

Задания

8.1. По методике, изложенной в примере 8.1, выберите параметры и порождающий многочлен ЦК, обеспечивающего минимальное расширение полосы частот сигнала и энергетический выигрыш g > 3,0 дБ.

8.2. По данным табл. А.2 приложения А.2 постройте семейство зависимостей энергетического выигрыша g от скорости кода для различных длин блока ЦК. Сделайте выводы о влиянии длины блока на величину ЭВК.

8.3. По данным табл. А.2 приложения А.2 постройте зависимости необходимой скорости кода от требуемого энергетического выигрыша g для различных длин блока ЦК. Сделайте выводы о влиянии длины блока на соотношения обмена между ЭВК и коэффициентом расширения спектра.

9. Структура и характеристики сверточных кодов

9.1. Методы описания сверточных кодов [1, разд.10.12; 2, разд. 3.4].

9.2. Основные параметры и классификация СК [ 2, разд. 3.4].

9.1 .Методы описания сверточных кодов

Сверточные коды образуют подкласс непрерывных кодов. Наименование сверточный код происходит оттого, что результат кодирования на выходе кодера образуется как свертка кодируемой информационной последовательности с импульсной реакцией кодера. Кодер СК содержит один либо несколько регистров элементов задержки и преобразователь информационных последовательностей в кодовые последовательности. Процесс кодирования производится непрерывно. Схема простого кодера показана на рис. 9.1.

Информационные двоичные символы a поступают на вход регистра с k элементами задержки D. На выходах сумматоров по модулю 2 образуются кодовые символы b⁽¹⁾ и b⁽²⁾. Входы сумматоров соединены с определенными входами (выходами) элементов регистра кодера. Коммутатор К на выходе кодера устанавливает очередность посылки кодовых символов в канал. За время одного информационного символа на выходе образуется два кодовых символа.

Скорость кода R_код= k/n, где k – число информационных символов, одновременно поступающих на входы кодера, а n – число соответствующих им кодовых символов на выходах кодера. скорость кода в этом примере равна R_код = 1/2. Возможно кодирование и с другими скоростями.

Сверточный кодер, как автомат с конечным числом состояний, может быть описан диаграммой состояний. Состоянием принято считать набор символов на входах элементов задержки регистра. К примеру, символами (S₁,S₂) обозначены состояния кодера на рис. 9.1.

Диаграмма состояний представляет собой направленный граф, который описывает все возможные переходы кодера из одного состояния в другое, а также содержит символы выходов кодера, которые сопровождают эти переходы.

Пример диаграммы состояний кодера показан на рис. 9.2. В кружках указаны четыре возможных состояния кодера (S₁S₂)= 00, 10, 11 и 01, стрелками – возможные переходы. Символы около стрелок обозначают символы на выходе кодера (b⁽¹⁾b⁽²⁾), соответствующие данному переходу. Сплошными линиями отмечены переходы, совершаемые при поступлении на вход кодера информационного символа 0, и пунктирными – при поступлении символа 1. Первоначально кодер находится в состоянии 00, и поступление на его вход информационного символа a = 0 переводит его также в состояние 00. При этом на выходе кодера будут символы b⁽¹⁾b⁽²⁾ = 00. На диаграмме этот переход обозначается петлей "00", выходящей из состояния 00 и вновь возвращающейся в это состояние. Далее, при поступлении символа a = 1 кодер переходит в состояние 10, при этом на выходе будут символы b⁽¹⁾b⁽²⁾  = 11. Этот переход обозначается пунктирной линией из состояния 00 в состояние 10. Далее, возможно поступление на вход кодера информационных символов 0 либо 1. При этом кодер переходит в состояние 01 либо 11, а символы на выходе будут 10 либо 01, соответственно. Процесс построения диаграммы заканчивается, когда будут просмотрены все возможные переходы из каждого состояния во все остальные.

Решетчатая диаграмма (решетка) является разверткой диаграммы состояний во времени. На решетке состояния показаны узлами, а переходы – соединяющими их линиями (ветвями). После каждого перехода из одного состояния в другое происходит смещение на один шаг вправо. Пример решетчатой диаграммы показан на рис. 9.3. Решетчатая диаграмма дает наглядное представление всех разрешенных путей, которые являются аналогами разрешенных кодовых комбинаций блоковых кодов. по ним может продвигаться состояния кодера при кодировании.

Каждой информационной последовательности на входе кодера соответствует единственный путь по решетке.

Построение решетчатой диаграммы удобно производить с использованием диаграммы состояний. Исходным является нулевое состояние S₁S₂ = 00. Далее, с поступлением очередного информационного символа a = 0 либо 1 возможны переходы в состояние 00 либо 10, обозначаемые ветвями (00) и (11) соответственно. Процесс следует продолжить, причем через 3 шага (см. рис. 9.3), очередной фрагмент решетки будет повторяться. Пунктиром показан путь по решетке 11100001..., соответствующий поступлению на вход кодера информационной последовательности 1011.....

Для описания работы кодера последовательности символов на входе и выходе удобно представлять с использованием оператора задержки D в виде бесконечных рядов:

a_(i)(D) = a_(i)0D⁰ + a_(i)1D¹ + a_(i)2D² +...,

b^(j)(D) = b₀^(j)D⁰ + b₁^(j)D¹ + b₂^(j)D² +....

Здесь индексы в скобках обозначают:

i– номер входа кодера, 1  i  k;

j – номер выхода кодера, 1  j  n. Индексы без скобок (0, 1, 2, ...) обозначают дискретные моменты времени.

Для описания сверточного кодирования используют понятие порождающего многочлена.

Сверточный код будет полностью задан, если известна схема кодера:

– количество входов кодера k;

– количество выходов кодера n;

– длина каждого из регистров K_i;

– указаны связи сумматоров с ячейками регистров.

Для кодов со скоростью R_код = 1/n связи j-го сумматора (1  j  n) с ячейками регистра сдвигов описывается путем задания порождающего многочлена:

g^(j)(D) = g₀^(j) + g₁^(j)D + g₂^(j)D² + ... + g_^(j)D^, (9.1)

причем, g_k^(j) = 1, если связь j-го сумматора с k-й ячейкой регистра существует, и g_k^(j) = 0, если такой связи нет.

Процесс кодирования может быть представлен как умножение многочлена входной информационной последовательности a_(i)(D) на порождающий многочлен g_(i)^(j)(D), описывающий связи ячеек i-го регистра кодера со входами j-го сумматора по модулю 2:

. (9.2)

К примеру, кодер рис. 9.1 характеризуется порождающими многочленами g⁽¹⁾(D) = 1 + D + D² и g⁽²⁾(D) = 1 + D² или, записывая последовательность коэффициентов g_k в виде двоичных комбинаций, получаем g⁽¹⁾ = (111) и g⁽²⁾ = (101). Для длинных кодов часто используют восьмеричную форму записи. В этом случае порождающие многочлены будут представлены так:

g⁽¹⁾ = (7) и g⁽²⁾ = (5), либо G = (g⁽¹⁾, g⁽²⁾) = (7, 5).

Процесс кодирования сК можно описать также с применением порождающих матриц (соответственно, проверочных матриц). Подробнее с этим материалом можно ознакомиться по дополнительной литературе [2, разд.3.4, стр. 114].