Добавил:
Upload Опубликованный материал нарушает ваши авторские права? Сообщите нам.
Вуз: Предмет: Файл:
Скачиваний:
26
Добавлен:
06.06.2015
Размер:
989 Кб
Скачать

The result is a sequential device: D-latch

• Used to „freeze“ information when control C = 0

 

 

 

 

control

 

 

D

R

Q

 

 

data input

 

 

 

 

 

 

 

C

 

C D

Q

T

R

S

 

 

1 0

0

1

1

0

 

 

1 1

1

0

0

1

 

 

0 x

last Q last Q‘

1

1

 

S

T

 

 

 

 

 

 

 

 

 

 

A.J. Han Vinck

11

 

 

 

 

 

 

Ideal timing for a D-latch

D

C 1

0

Q

time

Latch is not clock controlled:= asynchronous

A.J. Han Vinck

Follows D

Stores D

C D Q

1 0 0

1 1 1

0 x last Q

12

A clocked device: Flip-Flop

Flip-flop

Output/content changes at times determined by clock

1

0

time

Used in state transition table

clock controlled:= synchronous

A.J. Han Vinck

13

 

 

 

 

 

 

Edge-triggered D Flip Flop(4)

D

D

QM

D

Q

 

 

 

Clock

latch

 

latch

 

C

 

C

Q‘

 

 

 

master

 

slave

 

D Q

clk Q‘

Means that the clock rises

Clock‘

Clock

 

clock period

 

 

 

 

 

QM fixed

time

 

 

 

1

 

 

D

CLK

Q

0

 

 

 

 

0

 

0

 

 

 

 

 

Q=QM

Q=QM

1

 

1

1

Q fixed

Q fixed

X

0

last Q

0

 

 

X

1

last Q

 

 

a new value for D enters

 

 

 

 

 

 

take over by slave

 

 

 

 

 

 

A.J. Han Vinck

 

 

14

D Q

Edge-triggered D Flip Flop(2)

clk Q‘

 

D

D

QM

D

Q

 

 

 

 

 

CLK

 

latch

 

latch

 

 

C

 

C

Q‘

 

 

 

 

 

master

 

slave

 

Clock‘

Clock

QM fixed

time

1

0

Q=QM

1

0

A.J. Han Vinck

15

 

 

 

 

 

 

D Q

Edge-triggered D Flip Flop(3)

clk Q‘

D

D

QM

D

Q

 

 

 

Clock

latch

latch

 

C

 

C

Q‘

 

 

 

master

slave

 

 

 

QM fixed

 

time

 

 

 

 

 

Clock‘

1

 

 

 

 

0

 

 

 

Clock

Q=QM

Q fixed

 

 

1

 

 

 

 

0

 

 

take over by slave

A.J. Han Vinck

16

 

 

 

 

 

 

D Q

Edge-triggered D Flip Flop(4)

clk Q‘

D

D

QM

D

Q

 

 

 

Clock

latch

 

latch

 

C

 

C

Q‘

 

 

 

master

 

slave

 

Clock‘

Clock

 

clock period

 

 

 

 

 

QM fixed

time

 

 

 

1

 

 

D

CLK

Q

0

 

 

 

 

0

 

0

 

 

 

 

 

Q=QM

Q=QM

1

 

1

1

Q fixed

Q fixed

X

0

last Q

0

 

 

X

1

last Q

 

 

a new value for D enters

 

 

 

 

 

 

take over by slave

 

 

 

 

 

 

A.J. Han Vinck

 

 

17

 

 

 

 

 

D

Q

 

Edge-triggered D Flip Flop(5)

clk

Q‘

 

 

 

 

 

D

D

QM

D

Q

 

 

 

 

 

 

 

 

 

CLK

latch

 

latch

Q‘

 

 

 

C

 

C

 

 

 

master

 

slave

 

 

 

 

 

 

 

 

 

 

 

 

time

 

 

 

D

 

 

 

D

CLK

Q

 

 

 

1

CLK

 

 

0

 

0

 

 

0

 

 

 

1

 

1

 

 

 

 

 

QM

 

 

 

X

0

last Q

Q

 

 

 

X

1

last Q

 

 

 

 

 

 

 

 

 

A.J. Han Vinck

 

 

18

A universal flip-flop (called J-K)

D* = Q‘J + QK‘

J

 

D*

Q

 

 

 

 

 

 

 

D-ff

 

K

 

clk

Q‘

 

 

 

 

 

 

 

 

 

 

clk

 

 

 

 

 

 

 

 

 

 

When the clock rises, the output Q := D* Output frozen when JK = 00 Output toggles when JK = 11 Output = J when K = J‘

JK

00 01 11 10

Q 0 0 0 1 1

1

1

0

0

1

D*

A.J. Han Vinck

19

 

 

 

 

 

 

Summary of latch and flip-flop

• Latch: can hold a value

D

Q

Q fixed

C

Q‘

C

• D-Flip-Flop: state/content changes only at the clock’s rising edge

 

D

Q

clk

clk

Q‘

 

 

A.J. Han Vinck

20

 

 

 

 

 

 

Соседние файлы в папке pics