
- •В.Ф. Гузик проектирование проблемно - ориентированных вычислительных систем
- •Часть 1
- •Предисловие
- •Производительность суперкомпьютеров
- •Почему в России не построили одну из самых мощных эвм в мире Компьютер завис
- •Упакованные узлы
- •Да здравствует вчерашний день
- •450 Миллионов рублей потрачено рф на создание суперкомпьютера «скиф»
- •Суперкомпьютеры помогут подтянуть экономику
- •Просто супер! «скиф» ведет в счете: суперкомпьютерный центр открылся в Белгосуниверситете
- •Подводный странник
- •Россия на пороге квантовой революции
- •Строим сами России по плечу создание национальной киберинфраструктуры
- •Вперед - за облаками! Программа "Университетский кластер" выходит на новый этап развития
- •Квантовый компьютер...
- •Глава первая. Концепция построения многопроцессорных вычислительных систем с программируемой архитектурой (мвс па)
- •Глава вторая. Организация математического обеспечения мвс с программируемой архитектурой
- •2.1. Основы математического обеспечения многопроцессорных вычислительных систем с программируемой архитектурой
- •2.2. Организация машинных языков высокого уровня и технология программирования мвс с программируемой архитектурой
- •2.3. Организация параллельных вычислительных процессов в мвс с программируемой архитектурой
- •Глава третья. Проблемно-ориентированные мвс па
- •3.1.Методика перехода от систем дифференциальных и алгебраических уравнений к системе уравнений Шеннона
- •3.1.1.Представление исходной задачи в форме, удобной для реализации на цифровых интегрирующих машинах (цим)
- •3.1.2. Методика перехода от заданных функций к системе уравнений Шеннона
- •3.1.3. Методика перехода от заданных дифференциальных уравнений к системе уравнений Шеннона
- •3.1.4.Методика перехода от систем линейных алгебраических уравнений к системе уравнений Шеннона
- •3.1.5.Получение программных матриц соединений цифровых решающих модулей
- •3.1.6.Методика перехода от программных матриц к схеме соединения цифровых решающих модулей (црм) в цим с жесткими связями
- •3.2.Примеры структурной организации вычислительного процесса в цим.
- •3.2.1.Задача №1
- •3.2.2.Задача №2
- •3.2.3.Задача №3
- •Приложение 3.2
- •3.2.4.Задача №4
- •3.2.5.Задача №5
- •Глава четвёртая. Теоретические основы построения интегрируЮщих вычислительных структур модульного типа
- •4.1. Общая структурно-логическая схема проектирования (анализа и синтеза) модульных ивс
- •4.2. Представление задач для модульных ивс в операторном пространстве
- •4.3. Построение базиса в операторном -пространстве для ивс модульного типа
- •4.4. Разработка эффективного машинного алгоритма выбора базиса в операторном -пространстве
- •4.5. Математическая модель ивс модульного типа на основе t -алгоритмов
- •4.6. Примеры, иллюстрирующие работу базовой машины ивс
- •Глава пятая. Анализ и синтез универсальных решающих блоков интегрирующих вычислительных структур (ивс)
- •5.1. Синтез алгоритма универсального решающего блока интегрирующих вычислительных структур
- •5.2. Разработка алгоритма автоматического масштабирования переменных и приращений в универсальном решающем блока ивс
- •5.3. Построение структурных схем универсальных решающих блоков ивс с автоматическим масштабированием переменных
- •5.4 Разработка алгоритма универсального решающего блока, основанного на принципе цифрового слежения и синтез его структурной схемы
- •5.5.Проектирование решающей части интегрирующих вычислительных структур
- •Глава шестая. Проектирование функциональных модулей интегрирующих вычислительных структур
- •6.1. Исследование принципов построения коммутационных систем модульных интегрирующих вычислительных структур
- •6.2. Разработка волновых каскадных коммутирующих сред для интегрирующих вычислительных структур
- •6.3. Принципы построения цифровых решающих и функциональных модулей ивс
- •6.4.Определение параметров функциональных модулей интегрирующих вычислительных структур
- •6.5.Матричное представление функциональных модулей интегрирующих вычислительных структур
- •6.6. Построение специализированного микропроцессора интегрирующей вычислительной структуры
- •Глава седьмая. Система математического обеспечения модульных интегрирующих вычислительных структур
- •7.1. Структура системы математического обеспечения модульных ивс
- •7.2. Разработка языка структурного программирования высокого уровня для модульных ивс
- •7.3.Разработка транслятора, загрузчика и диспетчера системы программного обеспечения модульных ивс
- •7.4. Построение пакета системных программ для программного обеспечения ивс
- •7.5. Организация вычислительных процессов в модульных ивс
- •Глава восьмая. Однородные цифровые интегрирующие структуры
- •8.1. Цифровые интеграторы для оцис
- •8.2. Интерполяционные и экстраполяционные, одноразрядные и многоразрядные однородные цифровые интегрирующие структуры
- •Глава девятая. Примеры проектирования проблемно- ориентированных мвс на интегрирующих структурах
- •9.1. Моделирующий вычислительный комплекс для исследования систем инерциальной навигации на основе модульных ивс
- •9.2. Применение интегрирующих вычислительных структур для реализации систем управления манипуляционными устройствами автономных роботов
- •9.3. Специализированная вычислительная система для решения задач управления с прогнозированием
- •9.4. Логико-интегрирующие вычислительные структуры
- •Приложение 1 Примерный перечень
- •Министерство образования и науки российской федерации
- •Курс «Технология программирования»
- •Практические задания
- •Курс «Интерфейсы периферийных устройств»
- •Курс «Конструкторско-технологическое обеспечение производства эвм»
- •Библиографический список
- •Оглавление
Курс «Интерфейсы периферийных устройств»
Изобразите в общем виде сопряжение контроллера ПДП (прямого доступа к памяти) и контроллера НГМД (накопителя гибкого диска) с учётом соответствующих сигналов.
Представьте диаграмму записи данных на дорожку гибкого диска методом NRZ (без возвращения к нулю).
Приведите пример подсчёта ёмкости гибкого диска, содержащего 80 дорожек и 18 секторов.
Перечислить группу сигналов интерфейса НГМД-контролер НГМД.
Покажите пример каскадного соединения контроллеров ПДП.
В контроллере ПДП установлен циклический приоритет. Покажите пример дальнейшей очерёдности приоритетов, если текущая последовательность приоритетов каналов - К1, К0, КЗ, К2.
Объясните доступ к большому числу (больше 8) портов (регистров) контроллера ПДП с использованием только 4-х битов адреса АЗ-АО.
Выполните расчёт количества экранных страниц для видеопамяти ёмкостью 512 Кбайт в текстовом режиме 80*25.
Представьте рисунок формирования растра монитора.
Покажите примеры изменения размера курсора с использованием регистров R10 и R11 контроллера ЭЛТ (электроннолучевой трубки).
Объясните в общем виде образование палитры цветов с использованием 4-х битов IRGB в текстовом режиме.
Представьте рисунок матрично-пикселного изображения символа на экране.
Нарисуйте схемы соединения двоичных плоскостей (карт) видеопамяти адаптера VGA и регистров-защёлок, объясняющие выполнение 16- цветного режима.
Для фактора чередования 6:1 покажите размещение физических и логических номеров 17-ти секторов.
Представьте схему отражённого оптического доступа, применяемого в дисководах CD.
Покажите общую схему связей оперативной памяти, процессора, контроллера ПДП (прямого доступа к памяти), контроллера НГМД (накопителя гибкого магнитного диска) и НГМД.
Изобразите схему, поясняющую принцип действия лазерного принтера.
Представьте общую схему подключения устройств к шине PCI.
Перечислите особенности шины PCI.
Изобразите схему топологии шины USB (сопряжение устройств USB).
Покажите пример кодирования данных методом NRZI для шины USB.
Перечислите содержимое формата заголовка конфигурации шины PCI.
Объясните формирование 24-битного адреса оперативной памяти при использовании контроллера ПДП.
Объясните, каким образом по 8-битной шине данных выполняется запись информации в 16-битные регистры контроллера ПДП.
Покажите упрощенную схему контроллера ПДП.
Представьте общую схему соединения контроллера ПДП, КВЗУ (контроллера внешнего устройства), ОП (оперативной памяти) и П (процессора).
Опишите этапы инициализации контроллера ПДП.
Опишите содержимое регистра режима (РР) и регистр управления (РУ) контроллера ПДП.
Дайте определение байту атрибута.
30.Перечислите функции, выполняемые контроллером ПДП.
Кратко объясните текстовый режим дисплея.
Опишите назначение контроллера ЭЛТ (электронно-лучевой трубки).
Перечислите порты адаптера НЖМД (накопителя жестких магнитных дисков) PC/AT.
Перечислите блоки структурной схемы адаптера VGA.
Покажите содержимое формата дорожки НГМД (накопителя гибких магнитных дисков) PC/AT.
Кратко опишите временную диаграмму «Запись» шина PCI.
Перечислите методы кодирования НГМД (накопителя на гибких магнитных дисках).
Укажите порты (адресуемые регистры) контроллера НГМД (накопителя гибких магнитных дисков) 18272.
Перечислите блоки структурной схемы НГМД (накопителя гибких магнитных дисков).
Перечислите адресные метки дорожки гибкого диска.
Дайте определения терминам « режимы и страницы» видеобуфера адаптера дисплея.
Перечислите типы адаптеров мониторов.
Укажите фазы, выполнения команды НГМД (накопителя гибких магнитных дисков) PC/AT.
Опишите содержимое формата команды «Чтение» НГМД (накопителя гибких магнитных дисков).
Дайте определение графического режима видеоадаптера.
Перечислите особенности универсальной последовательной шины USB.
Кратко опишите принцип лазерной печати.
Укажите назначение и типы модемов.
Представьте технические характеристики оптического накопителя (CD-ROM).
Опишите назначение универсального асинхронного приёмопередатчика (УАПП).
Перечислите технические параметры жёстких дисков.
Дайте краткую характеристику интерфейса IDE.
Опишите инициализацию (настройку) микросхемы УАПП.
Представьте формат последовательной кодовой посылке, формируемой микросхемой УАПП.
Опишите отличительные признаки DVD в сравнении с CD.
ПРАКТИЧЕСКИЕ ЗАДАНИЯ
Построить дешифратор адреса на двух микросхемах ИД7, необходимый для подключения двух регистров к шине ISA, адреса которых ЗСОН и ЗС1Н (два бита адреса АО и А1 не учитывать).Каждая микросхема ИД7 имеет три адресных входа , восемь инверсных выходов и три управляющих входов, один из которых прямой и два инверсных).
Построить дешифратор адреса порта ЗС7Н с использованием микросхем ЛЕ1 (И- НЕ на два входа) и ЛА2 (И-НЕ на восемь входов) для шины ISA.
Построить дешифратор адреса на двух микросхемах СП1 (схем сравнения двух 4- битных кодов А и В) для двух портов шины ISA, адреса которых ЗС4Н и ЗС5Н.
Разработать структурную схему сопряжения регистра ввода с шиной ISA.
Разработать структурную схему подключения двух регистров ввода к шине ISA.
Представить дешифратор управляющих сигналов, построенный на базе микросхем ЛН1 (НЕ) и ЛА1 (И-НЕ на четыре входа) для двух регистров ввода и двух регистров вывода, подключенных к шине ISA. Адреса портов 201h и 202h.
Показать структурную схему подключения клавиатуры 16 х 8 к шине ISA.
Представить структурную схему сопряжения четырех регистров ввода с шиной ISA.
Построить с учетом шины ISA дешифратор адреса с использованием одной микросхемы ИД7 (микросхема ИД7 имеет 3-адресных входа, восемь инверсных выходов и три управляющих входов, один из которых прямой и два инверсных) и дополнительных логических элементов (по усмотрению) для порта ЗС8Н.
Разработать дешифратор управляющих сигналов на базе микросхемы ИД4 для трех портов ввода с адресами ЗСОН, ЗС1Н и ЗС2Н для шины ISA. Микросхема ИД4— дешифратор-демультиплексор, содержащий две группы 4-битных инверсных выходов, два адресных входа и две группы управляющих входов на два входа каждая, в которых один вход- прямой, а остальные инверсные.
Разработать структурную схему сопряжения микросхемы УАПП с шиной ISA.
12. Разработать дешифратор управляющих сигналов адаптера шины ISA, содержащего регистр ввода (порт ЗС8Н) и два регистра вывода (ЗС9Н и ЗСАН) на базе микросхемы ИД4. Микросхема ИД4 – дешифратор-демультиплексор, содержащий две группы 4-битных инверсных выходов, два адресных входа и две группы управляющих входов на два входа каждая, в которых один вход- прямой, а остальные инверсные.
13. Разработать структурную схему подключения регистра вывода к шине ISA.
14. Разработать дешифратор адреса для одного порта ЗС8Н шины ISA на двух микросхемах ИД7(микросхема ИД7 имеет 3-адресных входа, восемь инверсных выходов и три управляющих входов, один из которых прямой и два инверсных).
15. Разработать селектор (дешифратор) адреса 3C4h на двух микросхемах
ИД7. Микросхема ИД7 имеет три адресных входа, три управляющих входа (2 - инверсных, 1 - прямой) и 8 инверсных выходов.
Построить дешифратор адреса ДшА на двух микросхемах ИД7 для адреса 30Fh (биты А1 и АО не использовать). . Микросхема ИД7 имеет три адресных входа, три управляющих входа (2 - инверсных, 1 - прямой) и 8 инверсных выходов.
Представить в общем виде схему адаптера печатающего устройства.
Построить дешифратор адреса на микросхемах ЛА2 (И-НЕ на восемь входов) и ЛЕ1 (И-НЕ на два входа) для декодирования адреса 13Ah (биты А1 и АО не использовать).
Построить дешифратор управляющих сигналов ДшУС для трех портов: РВв1 (ЗСО), РВв2 (ЗС1), РВвЗ (ЗС2) РВыв (ЗСО) на микросхеме ИД4 (Вв-ввод, Выв-вывод). Микросхема ИД4— дешифратор -демультиплексор, содержащий две группы 4-битных инверсных выходов, два адресных входа и две группы управляющих входов на два входа каждая, в которых один вход- прямой, а остальные инверсные.
Показать структурную схему подключения клавиатуры 16 х 8 к шине ISA.
Составить таблицу дешифрации управляющих сигналов для следующих портов: регистра передатчика (вывода),адрес2В0(Н);регистра приёмника (ввода),адрес 2В0(Н); регистра управления, адрес 2В1(Н); регистра состояния 2В1(Н) с учётом входных управляющих сигналов: -IOR, -IOW,-Bbi6op ВУ, АО.
22. Представить условное обозначение приёмопередатчика (например, микросхемы АП6) с необходимыми входными управляющими сигналами: Выбор ВУ, -IOR. Показать подключение системной и внутренней шин данных к сторонам А и В приёмопередатчика. Объяснить направление передачи данных при наличии на шине сигнала -IOR или -IOW.
23. В контроллере содержатся следующие адресуемые регистры: управления РУ (W), состояния PC (R), режима РР (W), и контроля РК (R). Операции доступа к портам имеют обозначения: W-запись, R-чтение, W/R-запись/чтение. Оптимально присвоить адреса регистрам из диапазона 3F0-3FF(H).
24. Разработать схему дешифратора управляющих сигналов адаптера на базе микросхемы ИД4 (дешифратора-демультиплексора), содержащего регистр ввода (порт ЗС2(Н)), регистра вывода (порт ЗСЗ(Н)) и регистр состояния (порт ЗС2(Н)). Микросхема ИД4— дешифратор -демультиплексор, содержащий две группы 4-битных инверсных выходов, два адресных входа и две группы управляющих входов на два входа каждая, в которых один вход- прямой, а остальные инверсные.
25. Показать условное обозначение микросхемы ИД4 (дешифратора-демультиплексора) и подключение её к входным сигналам: -IOR, -IOW , -Выбор ВУ, А1, АО с целью формирования сигналов чтения или записи данных в какие-либо адресуемые регистры. Микросхема ИД4— дешифратор -демультиплексор, содержащий две группы 4- битных инверсных выходов, два адресных входа и две группы управляющих входов на два входа каждая, в которых один вход- прямой, а остальные инверсные.
26. Показать условное обозначение микросхемы ПДП (прямого доступа к памяти) и её внешнее подключение к системной шине.
27. Представить схему потоков информации (байтов параметров, данных и состояния) в контроллер НГМД при выполнении команды Чтение данных.
28. Привести пример подсчёта ёмкости гибкого диска, содержащего 80 дорожек и 18 секторов.