Добавил:
Upload Опубликованный материал нарушает ваши авторские права? Сообщите нам.
Вуз: Предмет: Файл:

Метод_вк_КП

.pdf
Скачиваний:
7
Добавлен:
17.05.2015
Размер:
698.53 Кб
Скачать

Рисунок 8 – Часова діаграма роботи схеми

Після виконання моделювання схеми необхідно:

1.Провести аналіз роботи схеми за часовою діаграмою.

2.Вивести на друк часову діаграму.

3.Зробити висновки.

3 ВИБІР ТИПУ ЛОГІЧНОГО ЕЛЕМЕНТА

Велику різноманітність сучасних цифрових логічних схем можна розділити: залежно від схемотехніки логічного елемента (ЛЕ)- типу логіки

-на схеми транзисторно-транзисторної логіки з діодами Шотткі (ТТЛШ), емітерно-зв’язуючої логіки (ЕЗЛ) з комплементарними МОНтранзисторами (КМОН); за принципом побудови активного елемента - на біполярні та польові; способу передачі інформації - на синхронні та асинхронні; типу інформаційних сигналів – на потенціальні, імпульсні, імпульсно-потенціальні. В останні роки отримав розвиток новий напрямок

-схеми на основі арсеніду галію.

Для зручності розробників апаратури за технологічними, схемотехнічними та конструктивними ознаками цифрові інтегральні мікросхеми випускаються серіями. Серія – це сукупність ІС різного функціонального призначення, які мають спільні електричні та експлуатаційні характеристики, які виконуються за єдиною технологією і об’єднані одним конструктивним рішенням (видом корпусу).

Функціонально повні серії звичайно містять в своєму складі кілька десятків типів ІС, які виконують різні логічні та арифметичні операції і представляють собою як прості ЛЕ І, АБО-НІ, І-НІ, І-АБО-НІ, так і цілі вузли і блоки апаратури(тригери, резистори, лічильники, суматори та ін.)

Чим відрізняється одна серія від іншої?

На першому рівні представлення (логічна модель) серії не відрізняються нічим. Тобто однакові мікросхеми різних серій працюють за тими самим таблицями істинності, за тими самими алгоритмами. Проте потрібно враховувати, що деякі мікросхеми є тільки в одній із серій, а деяких немає в декількох серіях.

На другому рівні представлення (модель з урахуванням затримок) серії відрізняються значеннями вхідних і вихідних струмів і напруг, а також, що не менш важливо, струмами споживання. Тому в тих пристроях, де ці параметри принципові, потрібно використовувати мікросхеми, які забезпечують, наприклад, низькі вхідні струми, високі вихідні струми і мале споживання.

Серія К155 – є найбільш старою, яка знята з виробництва. Вона відрізняється не дуже гарними параметрами порівняно з іншими серіями. З цією класичною серією прийнято порівнювати усі інші.

Серія К555 відрізняється від серії К155 малими вхідними струмами і меншою споживаною потужністю (струм споживання майже втричі менший, ніж у К155). За швидкодією (за часом затримок) вона близька до серії К155.

Серія КР531 відрізняється високою швидкодією (затримки приблизно в 3-4 рази менші, ніж у серії К155), але великими вхідними

струмами (на 25% більші, ніж у К155) і великою споживаною потужністю (струм споживання більший в півтора рази порівняно з серією К155).

Серія КР1533 відрізняється підвищеною (приблизно вдвічі) у порівнянні з К155 швидкодією і малою споживаною потужністю (в 4 рази менші, ніж у К155). Вхідні струми ще менші, ніж у серії К155.

Серія КР1531 відрізняється високою швидкодією (на рівні КР531), але малою споживаною потужністю. Вхідні струми і струм споживання приблизно вдвічі менші, ніж у К155.

Серія КР1554 відрізняється від усіх інших тим, що її виконано за КМОН-технологією. Тому вона характеризується надмалими вхідними струмами і надмалим споживанням при малих робочих частотах. Затримка приблизно втроє менша, ніж у серії К155.

Найбільшою різноманітністю наявних мікросхем відрізняються серії К155 і КР1533, найменшою – серії КР1531 і КР1554 .

Варто відзначити, що наведені тут співвідношення за швидкодією стандартних серій дуже приблизні і виконуються не для всіх різновидів мікросхем, які є в різних серіях. Точні значення затримок потрібно знаходити у довідниках, причому бажано використовувати фірмові довідкові матеріали.

При виборі тієї чи іншої серії мікросхем потрібно також враховувати, що мікросхеми потужної і швидкої серії КР531 створюють високий рівень перешкод по шинах живлення, а мікросхеми малопотужної серії К555 дуже чутливі до таких перешкод. Тому серію КР531 рекомендується використовувати лише в крайніх випадках, коли необхідно отримати високу швидкодію. Не рекомендується також застосовувати в одному і тому ж пристрої потужні швидкодіючі і малопотужні мікросхеми.

Вітчизняною промисловістю випускається достатньо велика кількість серій цифрових мікросхем, які призначені для побудови ЕОМ, копіювально-вимірювальної апаратури, апаратури зв’язку та інших видів радіоелектронних пристроїв.

Розвиток цифрових мікросхем йде за такими напрямками:

мікропотужні на основі КМОНструктур (561, К561, 564, К564, 564В, Н564, КР1554, КР1561, К1564);

середньої швидкодії ТТЛлогіки (133,КМ133, К155, КМ155);

малопотужні на основі ТТЛ-, ТТЛШлогіки (134, КР134, 533,

КМ533, К555, КМ555, КР1533);

швидкодіючі на основі ТТЛ-, ТТЛШлогіки (К130, К131, КМ131,

Н530, 530, М530, КР531, КР1531);

високої швидкодії на основі ЕЗЛлогіки (100, К100, 500, К500, 1500, К1500);

надвисокої швидкодії на основі арсеніду галію (К6500).

Залежно від вимог, які висуваються до апаратури, можна використовувати різні серії мікросхем. У радіоелектронній апаратурі з підвищеними вимогами за швидкодією знаходять використання ІС 100, К500, К1500, з жорсткими вимогами за споживаною потужністю при відносно невисокій швидкодії – ІС К561, К564, а швидкодіючу апаратуру з малою споживаною потужністю дозволяє створювати ІС 533, КМ533,

К555, КР1533, КР1531.

Технічне завдання (ТЗ) на виконання курсового проекту (КП), роботи студент обирає з таблиць (згідно з номером у списку групи за методикою, наведеною нижче).

Згідно з присвоєним шифром, який складається з трьох індексів (літери українського алфавіту, римської та арабської цифри), кожний студент вибирає конкретний варіант завдання.

Перший індекс шифру - велика літера українського алфавіту, яка визначається номером групи студента: А - гр.1КІ, Б - гр.2КІ, В - гр.3КІ.

Другий індекс шифру - римська цифра, визначається номером, під яким значиться студент згідно зі списком групи. Індекс І присвоюється студентам, які стоять під номером від 1 до 9, включно, індекс ІІ - від 10 до 19, включно, індекс ІІІ - для номерів від 20 до 29, включно.

Третій індекс шифру - арабська цифра збігається з останньою цифрою номера студента за списком групи.

Таким чином, якщо курсовий проект виконує студент гр.2КІ з порядковим номером 23, його шифр буде Б ІІІ 3.

3.1 Вибір принципової схеми ЛЕ

Відповідно до завдання (табл.5,6) вибирають принципову схему ЛЕ, яка реалізує задану функцію для заданого способу кодування вхідних сигналів.

Дані для складання принципової схеми ЛЕ

Таблиця 5

Індекс

0,3,5

1,2,7

6,9

4

8

Тип логічного

 

 

 

І2Л

ПТШ

елемента

ТТЛШ

КМОН

ЕЗЛ

Індекс

1,3,4

5,7

0,2

6,9

8

Функція, яка

 

 

 

 

 

реалізується

І - НІ

АБО - НІ

І - НІ

АБО - НІ

І-АБО-НІ

Тип логіки довільний.

Таблиця 6

Індекс

 

Індекс

Коб

Кроз

tзт.р. (нс)

 

 

 

 

 

 

 

 

 

І

 

4

10

20

А,Б,В,Г

 

0, 3, 5

 

 

 

ІІ

3

10

5

 

 

 

 

 

 

 

 

 

ІІІ

 

4

10

14

 

 

 

 

 

 

 

 

 

І

 

4

10

45

А,Б,В,Г

 

 

1, 2, 7

 

 

 

 

ІІ

3

12

10

 

 

 

 

 

 

 

 

 

ІІІ

 

3

15

5

 

 

 

 

 

 

 

 

 

І

 

4

20

3

А,Б,В,Г

 

6, 9

 

 

 

ІІ

3

15

3

 

 

 

 

 

 

 

 

 

ІІІ

 

3

10

1,5

 

 

 

 

 

 

 

 

 

І

 

3

5

50

А,Б,В,Г

 

4

 

 

 

ІІ

3

5

50

 

 

 

 

 

 

 

 

 

ІІІ

 

3

5

45

 

 

 

 

 

 

 

 

 

І

 

4

10

0,42

А,Б,В,Г

 

 

8

 

 

 

 

ІІ

4

10

0,42

 

 

 

 

 

 

 

 

 

ІІІ

 

4

10

0,42

 

 

 

 

 

 

 

4 ЛОГІЧНЕ ПРОЕКТУВАННЯ ТРИГЕРНОЇ СХЕМИ

Основа схемотехнічної побудови ЕОМ - типові електронні схеми, які називаються логічними елементами. Для них характерне дотримання вимог функціональної і технічної повноти.

Логічні елементи - основний будівельний матеріал ЕОМ. Операційні елементи, які є в складі ЕОМ, синтезуються на основі логічних елементів. Більше того, організація довільного обчислювального процесу, який містить арифметичні операції (додавання, віднімання, множення, ділення) або логічні процедури (пошук, сортування, порівняння, зсув, та ін.), також реалізуються схемами, які складаються з логічних елементів. Таким чином, логічні елементи ЕОМ утворюють універсальне середовище, яке забезпечує арифметичну та логічну обробку вхідної інформації.

При проектуванні подібних пристроїв дуже важливо вміти вибрати та використати мікросхеми, які відповідають заданим вимогам. Хоча розроблено декілька технологій виготовлення ІС, тільки чотири з них є поширеними: ТТЛШ-технологія (транзисторно-транзисторно логічні схеми на транзисторах та діодах Шотткі), КМОН-технологія (логічні схеми на комплементарних структурах метал-окис-напівпровідник), ЕЗЛ-технологія (логічні схеми з емітерними зв'язками), І2Л-технологія (схеми на елементах інтегральної інжекційної логіки).

Всі мікросхеми ЛЕ вибираються з довідкової літератури для найбільш несприятливого випадку з урахуванням розкиду параметрів елементів, можливих коливань напруги джерел живлення та діапазону робочих температур.

Порядок виконання

Індивідуальне завдання на розробку вміщує в собі такі розділи:

синтез тригерної схеми;

вибір принципової схеми логічних елементів даної серії;

створення зображення синтезованої схеми в середовищі графічного редактора;

моделювання отриманої схеми;

аналіз часової діаграми.

4.1Синтез тригерної схеми

При логічному проектуванні тригерної схеми згідно із завданням (табл. 7, 8) необхідно враховувати тип тригера, вказаного в завданні, і тригерну комірку зображувати окремо.

Комбінаційна схема і тригер повинні бути реалізовані на логічному елементі, який вибраний відповідно до п.3.1. Кількість входів і виходів логічного елемента, які використовуються в тригерній комірці, що

проектується, повинна відповідати таблиці 6, коефіцієнтам об'єднання за входом та розгалуження - за виходом. Тип логіки (спосіб кодування) повинен відповідати визначеному в п.2.2 завданню.

У випадку проектування, як вказано в п.2.2, завдання двоступеневого логічного елемента при синтезі тригерної комірки слід використовувати лише перший ступінь логічного елемента та вихідний інвертор, при проектуванні логічного елемента І-АБО-НІ синтез тригерної комірки треба виконувати на елементах І-НІ. Логічне проектування тригерної схеми виконують згідно з методикою, яку наведено далі. В пояснювальній записці коротко описують роботу схеми та будують часову діаграму її функціонування.

Дані для синтезу схеми тригерної комірки

Таблиця 7

Індекс

І

ІІ

ІІІ

Тип

R-S

Довільний

J-K

тригера

синхронний

синхронний

синхронний

 

MS структури

на трьох тригерах

MS структури

Таблиця 8

 

 

Таблиця переходів

 

 

 

Таблиця переходів

 

х1(t)

 

х2(t)

х3(t)

Q(t+1)

 

 

х1(t)

 

х2(t)

х3(t)

Q(t+1)

 

0

 

0

0

0

 

 

0

 

0

0

Q(t)

 

0

 

0

1

1

 

 

0

 

0

1

Q(t)

 

0

 

1

0

Q(t)

 

 

0

 

1

0

0

І 1

0

 

1

1

0

 

І 2

0

 

1

1

Q(t)

 

1

 

0

0

0

 

 

1

 

0

0

1

 

1

 

0

1

1

 

 

1

 

0

1

1

 

1

 

1

0

1

 

 

1

 

1

0

0

 

1

 

1

1

Q(t)

 

 

1

 

1

1

Q(t)

 

0

 

0

0

Q(t)

 

 

0

 

0

0

0

 

0

 

0

1

Q(t)

 

 

0

 

0

1

0

 

0

 

1

0

0

 

 

0

 

1

0

Q(t)

І 3

0

 

1

1

1

 

І 4

0

 

1

1

Q(t)

 

1

 

0

0

Q(t)

 

 

1

 

0

0

1

 

1

 

0

1

Q(t)

 

 

1

 

0

1

1

 

1

 

1

0

1

 

 

1

 

1

0

Q(t)

 

1

 

1

1

1

 

 

1

 

1

1

Q(t)

Продовження таблиці 8

 

0

0

0

0

 

 

0

0

 

0

0

 

0

0

1

Q(t)

 

 

0

0

 

1

Q(t)

 

0

1

0

0

 

 

0

1

 

0

0

 

0

1

1

0

 

 

0

1

 

1

Q(t)

І 5

1

0

0

Q(t)

 

1 6

1

0

 

0

1

 

1

0

1

1

 

 

1

0

 

1

Q(t)

 

1

1

0

1

 

 

1

1

 

0

0

 

1

1

1

Q(t)

 

 

1

1

 

1

1

 

0

0

0

1

 

 

0

0

 

0

Q(t)

 

0

0

1

1

 

 

0

0

 

1

1

 

0

1

0

Q(t)

 

 

0

1

 

0

1

 

0

1

1

0

 

 

0

1

 

1

1

I 7

1

0

0

1

 

І 8

1

0

 

0

Q(t)

 

1

0

1

Q(t)

 

 

1

0

 

1

0

 

1

1

0

Q(t)

 

 

1

1

 

0

0

 

1

1

1

0

 

 

1

1

 

1

0

 

0

0

0

Q(t)

 

 

0

0

 

0

Q(t)

 

0

0

1

Q(t)

 

 

0

0

 

1

Q(t)

 

0

1

0

1

 

 

0

1

 

0

1

І 9

0

1

1

1

 

ІI 0

0

1

 

1

1

 

1

0

0

0

 

 

1

0

 

0

Q(t)

 

1

0

1

Q(t)

 

 

1

0

 

1

0

 

1

1

0

1

 

 

1

1

 

0

Q(t)

 

1

1

1

0

 

 

1

1

 

1

1

 

0

0

0

0

 

 

0

0

 

0

Q(t)

 

0

0

1

Q(t)

 

 

0

0

 

1

1

 

0

1

0

0

 

 

0

1

 

0

0

ІI 1

0

1

1

0

 

ІІ 2

0

1

 

1

Q(t)

 

1

0

0

1

 

 

1

0

 

0

1

 

1

0

1

1

 

 

1

0

 

1

0

 

1

1

0

Q(t)

 

 

1

1

 

0

Q(t)

 

1

1

1

Q(t)

 

 

1

1

 

1

1

 

0

0

0

1

 

 

0

0

 

0

0

 

0

0

1

Q(t)

 

 

0

0

 

1

1

 

0

1

0

0

 

 

0

1

 

0

Q(t)

 

0

1

1

0

 

 

0

1

 

1

1

II 3

1

0

0

Q(t)

 

II 4

1

0

 

0

Q(t)

 

1

0

1

1

 

 

1

0

 

1

0

 

1

1

0

Q(t)

 

 

1

1

 

0

0

 

1

1

1

Q(t)

 

 

1

1

 

1

0

 

 

 

 

 

 

 

 

 

 

 

 

Продовження таблиці 8

 

Таблиця переходів

 

 

 

Таблиця переходів

 

 

х1(t)

х2(t)

х3(t)

Q(t+1)

 

 

х1(t)

х2(t)

х3(t)

Q(t+1)

 

0

0

0

0

 

 

0

0

0

0

 

0

0

1

Q(t)

 

 

0

0

1

Q(t)

 

0

1

0

0

 

 

0

1

0

0

 

0

1

1

0

 

 

0

1

1

Q(t)

II 5

1

0

0

Q(t)

 

II 6

1

0

0

1

 

1

0

1

1

 

 

1

0

1

Q(t)

 

1

1

0

1

 

 

1

1

0

0

 

1

1

1

Q(t)

 

 

1

1

1

1

 

0

0

0

1

 

 

0

0

0

1

 

0

0

1

1

 

 

0

0

1

1

 

0

1

0

1

 

 

0

1

0

Q(t)

ІI 7

0

1

1

0

 

ІІ 8

0

1

1

0

 

1

0

0

Q(t)

 

 

1

0

0

Q(t)

 

1

0

1

Q(t)

 

 

1

0

1

Q(t)

 

1

1

0

0

 

 

1

1

0

1

 

1

1

1

Q(t)

 

 

1

1

1

0

 

0

0

0

Q(t)

 

 

0

0

0

Q(t)

 

0

0

1

1

 

 

0

0

1

1

 

0

1

0

0

 

ІІI 0

0

1

0

1

ІI 9

0

1

1

1

 

 

0

1

1

Q(t)

 

1

0

0

Q(t)

 

 

1

0

0

0

 

1

0

1

Q(t)

 

 

1

0

1

0

 

1

1

0

0

 

 

1

1

0

Q(t)

 

1

1

1

0

 

 

1

1

1

Q(t)

 

0

0

0

1

 

 

0

0

0

1

 

0

0

1

Q(t)

 

 

0

0

1

1

 

0

1

0

Q(t)

 

 

0

1

0

Q(t)

 

0

1

1

Q(t)

 

 

0

1

1

0

III 1

1

0

0

0

 

III 2

1

0

0

0

 

1

0

1

0

 

 

1

0

1

Q(t)

 

1

1

0

1

 

 

1

1

0

Q(t)

 

1

1

1

1

 

 

1

1

1

Q(t)

 

0

0

0

Q(t)

 

 

0

0

0

Q(t)

 

0

0

1

0

 

 

0

0

1

Q(t)

 

0

1

0

Q(t)

 

 

0

1

0

Q(t)

III 3

0

1

1

1

 

III 4

0

1

1

0

1

0

0

Q(t)

 

1

0

0

0

 

 

 

 

1

0

1

Q(t)

 

 

1

0

1

1

 

1

1

0

1

 

 

1

1

0

1

 

1

1

1

0

 

 

1

1

1

1

Продовження табл.8

 

Таблиця переходів

 

 

 

Таблиця переходів

 

 

х1(t)

х2(t)

х3(t)

Q(t+1)

 

 

х1(t)

х2(t)

х3(t)

Q(t+1)

 

0

0

0

1

 

 

0

0

0

Q(t)

 

0

0

1

Q(t)

 

 

0

0

1

1

 

0

1

0

0

 

 

0

1

0

1

III 5

0

1

1

Q(t)

 

III 6

0

1

1

0

1

0

0

1

 

1

0

0

0

 

 

 

 

1

0

1

Q(t)

 

 

1

0

1

1

 

1

1

0

Q(t)

 

 

1

1

0

0

 

1

1

1

0

 

 

1

1

1

Q(t)

 

0

0

0

Q(t)

 

 

0

0

0

Q(t)

 

0

0

1

0

 

 

0

0

1

0

 

0

1

0

Q(t)

 

 

0

1

0

0

III 7

0

1

1

1

 

III 8

0

1

1

Q(t)

1

0

0

Q(t)

 

1

0

0

1

 

 

 

 

1

0

1

0

 

 

1

0

1

1

 

1

1

0

Q(t)

 

 

1

1

0

Q(t)

 

1

1

1

1

 

 

1

1

1

Q(t)

4.2 Методика логічного синтезу тригерної комірки

Проектування тригерних пристроїв полягає у виборі запам’ятовуючого елемента (ЗЕ) та синтезу схеми керування (СК) у заданому елементному базисі.

У тригерах, які керуються рівнем сигналу, використовуються елементарні запам’ятовуючі елементи на вентилях І-НІ, а також АБО-НІ. Спосіб їх перемикання описується підграфами переходів.

Якщо у стовпці Qt+1 таблиці переходів проектованого тригера є значення Q t , то Q є аргументом функції f1 і f2. Для забезпечення правильного перемикання тригера у цьому випадку необхідно ввести елементи затримки. Аналогічна ситуація виникає в тому випадку, коли аргументами функції f1 і f2 є сигнали Q та інших тригерів, які перемикаються в процесі роботи одночасно з даним тригером. Наприклад, такими "залежними" є тригери в регістрах зсуву, лічильниках і т.п.

Однак, при побудові тригерів на потенційних елементах, не можуть бути використан елементи затримки, які включають в себе реактивні компоненти, а це накладало б обмеження на тривалість вхідних сигналів тригера. В потенційній системі елементів повинна бути забезпечена правильна робота тригера за будь-якої тривалості вхідних сигналів, навіть, якщо вона перевищує деяке мінімально допустиме значення. У цьому випадку на елементах І-НІ і АБО-НІ тригери будують за МSсхемою або за схемою трьох тригерів.