8.2. Мышь
Мышь воспринимает своё перемещение в рабочей плоскости и передаёт эту информацию на контроллер мыши. При получении сигнала об изменении положения курсора мыши или нажатии/отпускании кнопок контроллер (если процессором разрешена работа мыши) выдает на СПП запрос прерывания (приоритет следующий после клавиатуры). ЦП, обрабатывая прерывание, отображает на мониторе действие, отвечающее направлению и расстоянию этого перемещения и выполняет действия, вызванные нажатием клавиш.
8.3. Монитор
Монитор предназначен для вывода текстовой и графической информации, предназначенной для пользователя.
Монитор подключается через контроллер (видеоадаптер) к системной шине.
Монитор является устройством, которое просто отображает информацию, которая хранится по определенным адресам в ОП и не запрашивает прерываний.
В памяти хранится несколько страниц, вывод производится с текущей. Вывод текущей видеостраницы производится с частотой 60 Hz (или больше, в зависимости от настроек и типа монитора). При этом информация считывается в оперативную память контроллера. Отображение информации, находящейся в памяти контроллера монитора происходит независимо от процессора.
8.4. Жесткий диск
Жесткий диск является главным устройством энергонезависимой памяти. От винчестера требуется большой объём хранимой информации (сотни гигабайт), малое время доступа (единицы миллисекунд), большая скорость передачи данных (десятки мегабайт в секунду), высокая надёжность, умеренная стоимость.
Контроллером винчестера называют электронное устройство, на одной интерфейсной стороне которого идёт обмен байтами команд, а другая его сторона связывается непосредственно с накопителем.
Жесткий диск подключается через контроллер ПДП, что позволяет производить запись на жесткий диск и чтение с него непосредственно в ОП.
8.5. Нгмд
НГМД является компактным средством для хранения сравнительно небольшого объема информации (1.44 Мб). Преимущество дискет заключается в том, что они дешевы и удобны в использовании.
НГМД общается с ЦП посредством контроллера. Контроллер управляет механизмом привода и работает с сигналами головок записи-чтения. При каждом обращении к дискете в регистре контроллера устанавливается бит включения мотора и в счётчик времени заносится константа, соответствующая выдержке на отключение (по умолчанию – 2с). Если в течение этого интервала нет обращений, мотор автоматически отключается.
Управление чтением/записью НГМД осуществляет КПДП.
9. Разработка функциональной схемы кпдп
Прямым доступом к памяти (ПДП) называется способ обмена данными, освобождающий ЦП от функций управления системной шиной и обеспечивающий прямую пересылку между ОП и ВУ. ПДП позволяет осуществлять параллельно во времени исполнения программы и обмен данными между ВУ и ОП.
ПДП предполагает наличие в системе контроллера прямого доступа к памяти (КПДП), который, после получения от ЦП или ВУ команды осуществить передачу данных самостоятельно пересылает данные через системную шину.
В проектируемой ЭВМ ПДП реализован для накопителя на гибких магнитных дисках (НГМД) и жесткого диска, он предоставляет возможность внешним устройствам и памяти непосредственно обмениваться данными без вмешательства ЦП. ПДП обеспечивает максимальную скорость ввода-вывода и максимальный параллелизм процессов.
КПДП, должен обеспечивать выполнение следующих функций:
Обнаружение запроса на ПДП от ВУ или ЦП;
Инициализация центральным процессором: запись с шины данных начальных значений в регистр адреса, счетчик данных, регистр команд, регистр адреса ВУ;
Различие типов обмена (чтение или запись в основную память);
Обеспечение обмена данными между ВУ и ОП;
Связь с ВУ и ОП во время обмена, с целью выяснить готовность устройств к приёму или передаче данных;
Декремент счетчика данных, и инкремент значения адреса после пересылки слова и определение момента завершения заданной операции ввода/вывода;
Информирование ЦП о завершении операции ввода-вывода;
Контроль операции ввода/вывода по паритету и повторение операции при ошибке (повторяющийся ПДП).
В состав КПДП входят элементы, рассмотренные ниже.
Логика выбора адреса.
Логика выбора адреса управляет адресацией регистров КПДП: если на шину адреса поступает адрес, соответствующий определенному регистру, то происходит чтение (при обращении к регистру состояния) или запись (при обращении к остальным регистрам). Логика управления формирует для каждого регистра сигнал CPk, при отсутствии обращений на выходыCPk1-6 подается высокий уровень.
Регистры адреса.
В КПДП входят 2 регистра адреса: регистр начального адреса и регистр текущего адреса. При инициализации в оба регистра записывается адрес начальной ячейки ОП. После передачи слова значение регистра текущего адреса увеличивается на 1. Регистр начального адреса необходим для реализации повторяющегося ПДП, при ошибке из него идет запись в регистр текущего адреса. Управление записью в регистр начального адреса производится из логики выбора адреса (CPk2) (т.е. ее инициирует ЦП), чтение идет из микрокоманды КПДП. Запись в регистр текущего адреса управляется также из микропрограммы (это сделано для повторяющегося ПДП).
Счетчик данных и регистр начального количества слов.
В счетчик данных и регистр начального количества слов заносится размер передаваемого блока в словах, при передаче слова значение счетчика уменьшается на 1. Обмен заканчивается, если значение счетчика равно 0. Регистр начального количества слов включен в состав КПДП для реализации повторяющегося ПДП. Управление чтением и записью аналогично управлению регистров адреса (сигнал из логики выбора адреса - CPk3).
Регистр данных.
Регистр данных буферизирует данные для компенсации различий в скорости работы ОП и ВУ. На первом этапе пересылки слово заносится в регистр, на втором читается из него обратно на шину. Для этих целей необходимо использовать регистр с входами разрешения записи и чтения, разрядность регистра должна быть 36 бит (4 бита для паритетных битов). Регистр данных включает в себя содержащий в себе адрес ВУ (так как к ПДП подключено 2 устройства, для адресации требуется 1 бит). Управление записью инициирует ЦП (сигнал CPk4 из логики выбора адреса поступает на входIE), направление (DIR) и разрешение вывода данных (OE) задается из микрокоманды.
Регистр адреса ВУ.
Регистр адреса содержит адрес внешнего устройства и необходимые указания: по какому адресу ВУ нужно записать/прочитать информацию. Управление регистром аналогично регистрам, указанным выше (сигнал из логики выбора адреса – CPk5).
Регистр состояния.
Регистр данных определяет состояние контроллера – на него подается сигнал EMPTYсо схода счетчика данных, определяющего окончание ПДП. Процессор может вывести содержимое счетчика на шину данных, выставив на адресную шину адрес регистр состояния, логика выбора адреса выработает сигналCPk6 =L, разрешающий вывод.
Логика управления.
Логика управления отвечает за выполнение последовательности микрокоманд (реализовано в виде МУУ), реализующих ПДП. Основные элементы и принцип работы МУУ описаны в пункте 4.2.
Если ЦП хочет прочитать или записать блок данных, то он должен сообщить об этом КПДП. Этот процесс называется инициализацией контроллера ПДП.
Адресация КПДП происходит по шине адреса – если логический блок LOGICопределил, что адрес на шине данных является адресом одного из регистров КПДП, то с шины данных идет запись в соответствующий регистр.
Таким образом процесс инициализации включает запись: типа операции (чтение/запись) в регистр команд; начального адреса ОП в регистр адреса; количества слов в счетчик слов; адреса ВУ в регистр адреса ВУ.
В регистр команд записывается команда - старший бит отвечает за вид операции (1 – чтение, 0 – запись). КОП поступает на логику управления, реализованную в виде МУУ.
По полученному КОП МУУ начинает выполнять программу ввода или вывода, причем на входы признаков МУУ необходимо подать сигналы готовности внешних устройств (READY), сигнал подтверждения ПДП (HOLDA) от процессора и сигнал EMPTY от счетчика данных (означающий, что счетчик пуст), сигнал ERRORиAGACC, реализованные для повторяющегося ПДП. Из битов микрокоманды микропрограммного устройства управления идет управление: вводом и выводом регистров КПДП; запросом на ПДП к ЦП; сигналами управления памятью (WMEM, RMEM), которые идут к ОП; сигналы управления ВУ (IN, OUT), управляющие внешними устройствами, сигналомDMAC– подтверждение ПДП.
В проектируемой ЭВМ КПДП полностью захватывает системную шину с момента пересылки, до момента завершения передачи всего блока. Во время ПДП ЦП не может использовать системную шину.
После инициализации МУУ опрашивает входы запроса DMA, и, если запрос есть и устройства готовы, то на ЦП посылается запрос на ПДП (HOLD – запрос захвата системной шины). После этого МУУ опрашивает вход HOLDA. После разрешения ПДП процессор больше не участвует в передаче данных, и КПДП сам занимается ПДП.
Передача происходит в два этапа: 1) слово записывается из ОП/ВУ в буферный регистр данных, 2) слово записывается из буферного регистра в ВУ/ОП, цикл продолжается до тех пор, пока весь блок не будет передан. Когда счетчик слов равен 0 снимается запрос захвата шины, подтверждение запроса захвата шины и ЦП может ее использовать. При передаче слова проверяется контроль ввода-вывода по паритету.
Функциональна схема КПДП представлена на рис. 9.
Контроль ввода-вывода по паритету осуществляется следующим образом: каждый байт (размер слова ЭВМ – 4 байта), идущий по шине данных сопровождается битом паритета (обеспечивающий четность числа “бит паритета+байт”). Генераторы и приемники паритетных битов включены в состав ОП и ВУ, и реализованы на элеметах “исключающее или”. Приемник паритетных битов проверяет данные на четность и, если находит ошибку, посылает сигнал ERROR на секвенсор (УУП). При ошибке секвенсор прерывает передачу и запускает программу повторения ПДП, которая состоит из нескольких шагов:
1. Опрос ВУ на возможность повторения записи сигналом AGAIN, если повторение невозможно (AGACC = 0), то на ЦП передается сигнал об ошибке (NOTEND) и работа КПДП прекращается.
2. При подтверждении повторения от ВУ в регистр текущего адреса и в счетчик команд записываются начальные значения (из регистра начального количества слов и регистра начального адреса).
3. КПДП продолжает работу в обычном режиме.
Функциональные схемы генератора паритетных битов (рис. 7) и устройства контроля паритета(рис. 8) разработаны на основе 8-ми битного устройства паритета (для реализации можно использовать DM93S62 или его аналог).
Рис. 7. Функциональная схема генератора паритетных битов.
Рис. 8. Функциональная схема устройства контроля паритета.
Рис. 9. Функциональная схема КПДП.