-
Блок синхронизации и таймер.
Блок синхронизации предназначен для обеспечения синхронной работы всех узлов ЭВМ. БС генерирует синхропоследовательности заданной формы и длительности для ЦП, таймера, контроллеров, ОП и других устройств, входящих в состав ЭВМ. С помощью БС можно реализовать изменение длительности такта, например, для чтения/записи из/во внешние устройства, обмен с которыми обычно происходит медленнее, чем с ОП или другими узлами.
Таймер обеспечивает деление машинного времени на интервалы – кварцевые часы, которые программно доступны для записи/чтения. С помощью таймера можно, например, выдавать запрос контроллеру ОП для выполнения цикла регенерации памяти.
-
Адресный кэш (tlb).
Кэш память используется во всех современных компьютерах – это сравнительно небольшого объема статическая ассоциативная память, интегрированная на кристалл процессора, работающая на частоте АЛУ и содержащая наиболее необходимую для работы процессора информацию для уменьшения числа обращений к медленным устройствам, например, оперативной памяти. При обращении к памяти в кэш записывается блок, содержащий как запрашиваемую, так и расположенную по соседним адресам информацию. Коэффициент успешных обращений к кэш памяти достигает 98 %.
Буфер быстрого преобразования адреса (TLB — Translation Look-aside Buffer), или буфер ассоциативной трансляции, или буфер опережающей выборки представляет собой кэш-память. При каждом преобразовании номера виртуальной страницы в номер физической страницы результат заносится в TLB: номер физической страницы в память данных, а виртуальной — в память тегов. Таким образом, в TLB попадают результаты нескольких последних операций трансляции адресов. При каждом обращении к ОП преобразователь адресов сначала производит поиск в памяти тегов TLB номера требуемой виртуальной страницы. При попадании адрес соответствующей физической страницы берется из памяти данных TLB. Если в TLB зафиксирован промах, то процедура преобразования адресов производится с помощью страничной таблицы, после чего осуществляется запись новой пары «номер виртуальной страницы — номер физический страницы» в TLB. Структура TLB показана ниже.
Номер виртуальной страницы |
V |
R |
M |
A |
Номер физической страницы |
|
|
|
|
|
|
|
|
|
|
|
|
… |
… |
||||
|
|
|
|
|
|
Память тегов Память данных
Структура буфера быстрого преобразования адресов
-
Клавиатура и монитор.
Клавиатура и монитор содержат контроллер клавиатуры и адаптер монитора соответственно для обеспечения взаимодействия с узлами ЭВМ. Контроллеры содержат регистры статуса, команд и регистр данных.
Клавиатура предназначена для ввода информации в компьютер.
Монитор позволяет представлять данные в графической форме на экране дисплея.