- •1 Введение 3
- •2 Дискретизация аналоговых сигналов 4
- •3 Применение алгебры логики (булевой алгебры) при анализе и синтезе цифровых электронных устройств 8
- •4 Логические элементы 23
- •2 Дискретизация аналоговых сигналов
- •2.1 Квантование по уровню
- •2.2 Квантование по времени
- •2.3 Квантование по уровню и по времени
- •2.3.1 Расчет погрешности ацп
- •2.3.2 Выбор величины шага квантования по времени
- •3 Применение алгебры логики (булевой алгебры) при анализе и синтезе цифровых электронных устройств
- •3.1 Определение и способы задания переключательных функций
- •3.4 Базисные логические функции
- •3.9 Дизъюнктивная нормальная форма (днф)
- •3.10 Совершенная конъюнктивная нормальная форма (скнф) записи булевых выражений
- •3.11 Конъюнктивная нормальная форма (кнф)
- •3.12 Минимизация логических функций
- •3.12.1 Алгебраический способ минимизации пф
- •3.12.2 Минимизация пф с использованием диаграмм Вейча (карт Карно)
- •3.12.2.1 Минимизация пф с помощью диаграмм Вейча
- •3.12.2.1.1 Общие правила минимизации
- •3.12.2.1.2 Примеры минимизации пф с помощью диаграмм Вейча
- •3.12.2.2 Минимизация пф с помощью карт Карно
- •4 Логические элементы
- •4.1 Инвертор (логический элемент не)
- •4.2 Конъюнктор (логический элемент и)
- •4.3 Дизъюнктор (логический элемент или)
- •4.4 Повторитель
- •4.7 Исключающее или
- •4.8 Сложение по модулю два (нечетность)
- •4.9 Сложение по модулю два с отрицанием (четность)
- •4.10 Эквивалентность
- •4.11 Неэквивалентность
- •4.13 Запрет
- •4.14 Логические элементы с открытым коллектором
- •4.15 Логические элементы с третьим состоянием
- •5 Реализация логических функциЙв разных базисах
- •5.1 Базисные наборы лэ и их взаимосвязь
- •5.2 Реализация логических функций в различных базисах
- •5.2.1 Реализация элемента “Равнозначность” (исключающее или - не)
- •5.2.2 Реализация элемента “Неравнозначность” (исключающее или, сумма по модулю два)
- •5.2.3 Реализация элемента “Запрет”
- •5.2.4 Реализация многобуквенных логических функций на элементах с небольшим количеством входов
- •6 Параметры и характеристики цифровых интегральных микросхем (имс)
- •6.1 Коэффициент объединения по входу (Коб)
- •6.2 Коэффициент разветвления по выходу (Краз)
- •6.3 Статические характеристики
- •6.4 Помехоустойчивость
- •6.5 Динамические характеристики и параметры
- •6.6 Вид реализуемой логической функции
- •6.7 Потребляемые токи и мощность
- •6.8 Входные и выходные токи, напряжения
- •6.9 Пороговые напряжения
- •6.10 Допустимые значения основных параметров
- •7 Базовые логические элементы
- •7.1 Базовый ттл (ттлш) - элемент и-не
- •7.2 Базовый эсл - элемент или/или-не
- •7.3 Базовый кмоп-элемент или-не
- •8 Генераторы тактовых импульсов (гти)на логических элементах
- •8.1 Гти на двух инверторах
- •8.2 Гти на 3-х инверторах.
4.13 Запрет
Элемент реализует логическую функцию
.(4.13)
Ниже показаны его обозначение на электрических схемах (рисунок 4.14) и таблица истинности (таблица 4.12).
|
|
|
Рисунок 4.14 |
|
Таблица 4.12 | |||
|
№ набора |
B |
A |
F |
|
0 |
0 |
0 |
0 |
|
1 |
0 |
1 |
1 |
|
2 |
1 |
0 |
0 |
|
3 |
1 |
1 |
0 |
На выходе такого элемента логическая единица будет лишь в том случае, если на основном входе присутствует логическая единица (А=1), а на запрещающем входе– нуль (В=0)
В обозначении элемента на электрических схемах запрещающий вход отмечен как инверсный – кружком. Запрещающим сигналом на этом входе будет логическая единица.
4.14 Логические элементы с открытым коллектором
При построении цифровых устройств часто возникает необходимость объединения выходов нескольких логических элементов с целью перехода на общую выходную цепь. Эту задачу можно решить с помощью элемента ИЛИ (рисунок 4.15).
|
|
|
Рисунок 4.15 |
При этом приходится мириться с дополнительными схемными затратами и увеличением суммарной задержки прохождения цифровых сигналов через устройство.
Другой
способ основан на применении логических
элементов с открытым коллектором, в
поле функционального обозначения
которых имеется специальный символ
,
указывающий, что коллектор выходного
транзистора открыт (оборван, “висит в
воздухе”).
На рисунке 4.16 показано объединение нескольких логических элементов с открытым коллектором на общий выход.
|
|
|
Рисунок 4.16 |
Для нулевых сигналов на выходах логических элементов ЛЭ1...ЛЭ3 (соответствующий выходной транзистор открыт) данная схема выполняет функцию “монтажное ИЛИ”: при появлении логического нуля хотя бы на одном из выходов логических элементов выходной сигнал также будет равен нулю.
Для единичных сигналов на выходах логических элементов ЛЭ1...ЛЭ3 (соответствующий выходной транзистор закрыт) схема выполняет функцию “монтажное И”: выходной сигнал равен единице лишь при одновременном появлении логических единиц на выходах всех логических элементов.
За счет технологии изготовления выходного транзистора и получения от него заданных характеристик элементы с открытым коллектором обладают более высокой нагрузочной способностью, чем обычные ЛЭ, поэтому могут использоваться для подключения нагрузок типа тиристоров, реле, индикаторов (светодиодов) и т.п. (рисунок 4.17).
|
|
|
Рисунок 4.17 |
При этом необходимо обеспечить выполнение условия
,(4.14)
где Iн
– ток нагрузки;
–
значение допустимого тока, который
может протекать через открытый выходной
транзистор логического элемента (рисунок
4.17).
На рисунке 4.17.1 показан пример подключения на выход ЛЭ с открытым коллектором светодиода VD.
|
|
|
Рисунок 4.17.1 |
Когда с выхода ЛЭ снимается логический 0, выходной транзистор VT открыт, и светодиод VD оказывается включенным в прямом направлении. При протекании через VD прямого тока последний зажигается. Ток Iн равен току зажигания светодиода Iзаж.VD, который составляет 20 mA. Падение напряжения на открытом диоде UVD.пр составляет (1,7…2) В. Резистор R ограничивает величину прямого тока и рассчитывается по формуле:
(4.14.1)
Например, если Ek=5 B; UVD.пр=2 В; Iзаж.VD=20 mA, то R=(5-2)/(20*10-3)=150 Ом.




