- •1 Введение 3
- •2 Дискретизация аналоговых сигналов 4
- •3 Применение алгебры логики (булевой алгебры) при анализе и синтезе цифровых электронных устройств 8
- •4 Логические элементы 23
- •2 Дискретизация аналоговых сигналов
- •2.1 Квантование по уровню
- •2.2 Квантование по времени
- •2.3 Квантование по уровню и по времени
- •2.3.1 Расчет погрешности ацп
- •2.3.2 Выбор величины шага квантования по времени
- •3 Применение алгебры логики (булевой алгебры) при анализе и синтезе цифровых электронных устройств
- •3.1 Определение и способы задания переключательных функций
- •3.4 Базисные логические функции
- •3.9 Дизъюнктивная нормальная форма (днф)
- •3.10 Совершенная конъюнктивная нормальная форма (скнф) записи булевых выражений
- •3.11 Конъюнктивная нормальная форма (кнф)
- •3.12 Минимизация логических функций
- •3.12.1 Алгебраический способ минимизации пф
- •3.12.2 Минимизация пф с использованием диаграмм Вейча (карт Карно)
- •3.12.2.1 Минимизация пф с помощью диаграмм Вейча
- •3.12.2.1.1 Общие правила минимизации
- •3.12.2.1.2 Примеры минимизации пф с помощью диаграмм Вейча
- •3.12.2.2 Минимизация пф с помощью карт Карно
- •4 Логические элементы
- •4.1 Инвертор (логический элемент не)
- •4.2 Конъюнктор (логический элемент и)
- •4.3 Дизъюнктор (логический элемент или)
- •4.4 Повторитель
- •4.7 Исключающее или
- •4.8 Сложение по модулю два (нечетность)
- •4.9 Сложение по модулю два с отрицанием (четность)
- •4.10 Эквивалентность
- •4.11 Неэквивалентность
- •4.13 Запрет
- •4.14 Логические элементы с открытым коллектором
- •4.15 Логические элементы с третьим состоянием
- •5 Реализация логических функциЙв разных базисах
- •5.1 Базисные наборы лэ и их взаимосвязь
- •5.2 Реализация логических функций в различных базисах
- •5.2.1 Реализация элемента “Равнозначность” (исключающее или - не)
- •5.2.2 Реализация элемента “Неравнозначность” (исключающее или, сумма по модулю два)
- •5.2.3 Реализация элемента “Запрет”
- •5.2.4 Реализация многобуквенных логических функций на элементах с небольшим количеством входов
- •6 Параметры и характеристики цифровых интегральных микросхем (имс)
- •6.1 Коэффициент объединения по входу (Коб)
- •6.2 Коэффициент разветвления по выходу (Краз)
- •6.3 Статические характеристики
- •6.4 Помехоустойчивость
- •6.5 Динамические характеристики и параметры
- •6.6 Вид реализуемой логической функции
- •6.7 Потребляемые токи и мощность
- •6.8 Входные и выходные токи, напряжения
- •6.9 Пороговые напряжения
- •6.10 Допустимые значения основных параметров
- •7 Базовые логические элементы
- •7.1 Базовый ттл (ттлш) - элемент и-не
- •7.2 Базовый эсл - элемент или/или-не
- •7.3 Базовый кмоп-элемент или-не
- •8 Генераторы тактовых импульсов (гти)на логических элементах
- •8.1 Гти на двух инверторах
- •8.2 Гти на 3-х инверторах.
4.9 Сложение по модулю два с отрицанием (четность)
Элемент реализует логическую функцию
. (4.9)
Ниже показаны его обозначение на электрических схемах (рисунок 4.10) и таблица истинности (таблица 4.8).
|
|
|
Рисунок 4.10 |
Элемент формирует сумму по модулю два, которая затем инвертируется на выходе. Если при суммировании число единиц четно, то функция равна 1, в противном случае – F = 0.
|
Таблица 4.8 | ||||
|
№ набора |
С |
В |
А |
F |
|
0 |
0 |
0 |
0 |
1 |
|
1 |
0 |
0 |
1 |
0 |
|
2 |
0 |
1 |
0 |
0 |
|
3 |
0 |
1 |
1 |
1 |
|
4 |
1 |
0 |
0 |
0 |
|
5 |
1 |
0 |
1 |
1 |
|
6 |
1 |
1 |
0 |
1 |
|
7 |
1 |
1 |
1 |
0 |
4.10 Эквивалентность
Элемент реализует логическую функцию
.(4.10)
Ниже показаны его обозначение на электрических схемах (рисунок 4.11) и таблица истинности (таблица 4.9).
|
|
|
Рисунок 4.11 |
|
Таблица 4.9 | ||||
|
№ набора |
С |
В |
А |
F |
|
0 |
0 |
0 |
0 |
1 |
|
1 |
0 |
0 |
1 |
0 |
|
2 |
0 |
1 |
0 |
0 |
|
3 |
0 |
1 |
1 |
0 |
|
4 |
1 |
0 |
0 |
0 |
|
5 |
1 |
0 |
1 |
0 |
|
6 |
1 |
1 |
0 |
0 |
|
7 |
1 |
1 |
1 |
1 |
Функция равна единице, когда все переменные одинаковы (равны единице или нулю). В противном случае – F = 0.
4.11 Неэквивалентность
Элемент реализует логическую функцию
. (4.11)
Ниже показаны его обозначение на электрических схемах (рисунок 4.12) и таблица истинности (таблица 4.10).
|
|
| ||||
|
Рисунок 4.12 |
| ||||
|
Таблица 4.10 | |||||
|
№ набора |
С |
В |
А |
F | |
|
0 |
0 |
0 |
0 |
0 | |
|
1 |
0 |
0 |
1 |
1 | |
|
2 |
0 |
1 |
0 |
1 | |
|
3 |
0 |
1 |
1 |
1 | |
|
4 |
1 |
0 |
0 |
1 | |
|
5 |
1 |
0 |
1 |
1 | |
|
6 |
1 |
1 |
0 |
1 | |
|
7 |
1 |
1 |
1 |
0 | |
Функция равна единице, когда переменные неодинаковы. В противном случае – F=0.
Если число логических переменных равно двум, то логическая функция и элемент “неэквивалентность ”совпадают с элементами “сумма по модулю два” и “исключающее ИЛИ” (таблицы 4.6, 4.7). Т. е., если Nпер=2, то
(4.11.1)
4.12 И–ИЛИ–НЕ
Элемент реализует более сложную логическую функцию, булево выражение которой имеет вид
. (4.12)
Ниже показаны его обозначение на электрических схемах (рисунок 4.13) и таблица истинности (таблица 4.11).
|
|
| ||||||
|
Рисунок 4.13 |
| ||||||
|
Таблица 4.11 |
| ||||||
|
№ набора |
D |
С |
В |
А |
F | ||
|
0 |
0 |
0 |
0 |
0 |
1 | ||
|
1 |
0 |
0 |
0 |
1 |
1 | ||
|
2 |
0 |
0 |
1 |
0 |
1 | ||
|
3 |
0 |
0 |
1 |
1 |
0 | ||
|
4 |
0 |
1 |
0 |
0 |
1 | ||
Продолжение таблицы 4.11
|
5 |
0 |
1 |
0 |
1 |
1 |
|
6 |
0 |
1 |
1 |
0 |
1 |
|
7 |
0 |
1 |
1 |
1 |
0 |
|
8 |
1 |
0 |
0 |
0 |
1 |
|
9 |
1 |
0 |
0 |
1 |
1 |
|
10 |
1 |
0 |
1 |
0 |
1 |
|
11 |
1 |
0 |
1 |
1 |
0 |
|
12 |
1 |
1 |
0 |
0 |
0 |
|
13 |
1 |
1 |
0 |
1 |
0 |
|
14 |
1 |
1 |
1 |
0 |
0 |
|
15 |
1 |
1 |
1 |
1 |
0 |




